tingtang13的博客_Perl,DDR,digital Signal

AMBA问题汇总

再看AMBA协议时有些问题，模糊的地方，记在这里反

sed

ide

edn

原创 2023-08-01 09:33:10 185 阅读

UVM：4.1.3 UVM 中的PORT 与 EXPORT

1.UVM 中常用的PORT有：总结到一起：1）put，get，transport

优先级

高优先级

数据类型

原创 2023-07-31 17:39:30 258 阅读

UVM：5.1.8 phase 机制的必要性

1.可以这么写：第三行在第二行后面就可以。2.将顺序降到最低。

oo

原创 2023-07-31 17:39:08 37 阅读

UVM：4.1.1 验证平台内部的通信

1.两个components 通信可以有如下方法：1）设

非阻塞

全局变量

数据

原创 2023-07-31 17:39:02 101 阅读

UVM：3.4.2 重载打印信息的严重性

1.所有warning 替换成error：2.只对某个特定id 起

命令行

递归函数

原创 2023-07-31 17:38:59 100 阅读

UVM：5.1.6 build 阶段出现UVM_ERROR停止仿真

1.在build_phase使用 uvm_error，也会退出：2.结果：3.在end_of_el

致命错误

原创 2023-07-31 17:38:39 321 阅读

Everything You Need To Know About DDR, DDR2 and DDR3 Memories

source: http://www.hardwaresecrets.com/article/Everythin

ci

CL

ide

转载 2023-07-31 17:38:38 152 阅读

Understanding DDR SDRAM timing parameters

Many engineers who have ever dealt with DDR SDRAM must have been int its impact on the per

CL

ci

Access

转载 2023-07-31 17:38:28 61 阅读

Understanding RAM Timings

source: http://www.hardwaresecrets.com/printpage/U

CL

ide

sed

转载 2023-07-31 17:38:25 104 阅读

Everything You Need to Know About the Dual-, Triple-, and Quad-Channel Memory Architectures

Introduction

ide

sed

ci

转载 2023-07-31 17:38:22 132 阅读

DDR2 - An Overview

soouhttp://www.lostcircuits.com/mambo//index.php?option=com_content&task=view&id=35&Itemid=60

ODT

ci

sed

desktop

转载 2023-07-31 17:38:10 216 阅读

UVM:2.1_验证平台的组成

1.首先看下面的结构吧：这个结构虽然不是一个严格满足官

可移植性

原创 2023-07-31 17:37:52 118 阅读

error: `cout' was not declared in this scope

Linux下C++编译出错原因解析程序：#include int main(){cout }编译出错：

#include

编译出错

g++

转载 2023-07-31 17:37:48 483 阅读

UVM：3.3.2 field_automation 机制常用的函数

1.copy要把A的实例复制到B实例中，应该使用B.copy（A），使用

字段

内存空间

原创 2023-07-31 17:37:39 235 阅读

DDR2芯片内部终结ODT技术解析

-20846214-id-2413061.html

封装

引脚

时钟周期

转载 2023-07-31 17:37:07 1999 阅读

ISO7816 note

clk:占空比44%~56%，时钟频率1MHZ~5MHZ正常工作。

99

原创 2023-07-31 17:36:54 80 阅读

systemverilog 信号声明和仿真的关系

1.先看下图，先#10，后声明struct编译器会报错，只说语法错误。2.把信号

编译器

变量声明

语法错误

原创 2023-07-31 17:36:51 108 阅读

UVM：2.2只有driver的验证平台->2.2.1最简单的验证平台

1.DUT代码如下：module dut(clk, rst_n, rxd,

sed

句柄

实例化

原创 2023-07-31 17:36:48 99 阅读

UVM：2.3 为验证平台加入各个组件->2.3.7 加入field_automation机制

去

sed

动态数组

字段

原创 2023-07-31 17:36:39 82 阅读

UVM：2.5 建造测试用例-> 2.5.1 加入base_test

1.前面使用过uvm_driver，uvm_env 当做树根。但在实际应用的UV

测试用例

日志分析

原创 2023-07-31 17:36:35 134 阅读

UVM：2.4 UVM的终极大作sequence->2.4.1 在验证平台中加入sequencer

1.一个规范UVM平台driver 只负责驱动transaction，不负责产生trans

参数化

sed

i++

原创 2023-07-31 17:36:30 136 阅读

UVM：3.1.2 常用的派生自uvm_object 的类

1 出了派生自uvm_component 类之外的类，几乎所有

寄存器

封装

原创 2023-07-31 17:36:25 162 阅读

UVM：3.1.5 与uvm_component 相关的宏

1.uvm_component_utils：把一个直接或间接派生自uvm_compo

参数化

原创 2023-07-31 17:36:05 92 阅读

UVM：2.5 建造测试用例-> 2.5.2 UVM中测试用例的启动

1 之前的方式要测试不同的sequence，必须要修改default_sequence，重新编译

测试用例

字段

命令行

原创 2023-07-31 17:36:02 192 阅读

UVM：3.1.1 uvm_component 派生自 uvm_object

1. uvm_object是UVM最基本的类，能想到的几乎所有类都继承自uvm_object，

继承关系

常用类

原创 2023-07-31 17:35:58 101 阅读

UVM：3.1.3 常用的派生自uvm_component 的类

派生自uvm_component 的类比较少。1.uvm_driver：向sequencer索要sequ

测试用例

枚举变量

重用性

原创 2023-07-31 17:35:55 122 阅读

UVM：3.1.4 与uvm_object 相关的宏

1.uvm_object_utils：把一个直接或间接派生自uvm_object 的class 注册到f

参数化

可移植性

字段

原创 2023-07-31 17:35:51 155 阅读

UVM：3.1.7 uvm_component 与 uvm_object 的二元结构

哲学问题。

ii

原创 2023-07-31 17:35:48 66 阅读

UVM：3.1.6 uvm_component 的限制

题目讲的只是uvm_component 这个单独 class，不包括它的extends。1.uvm_comp

内存空间

空指针

父节点

原创 2023-07-31 17:35:42 174 阅读

UVM：3.2.1 uvm_component 中的parent参数

在一个class A中例化另一个B ，即b_inst时，指定一个parent变量，同时在每一个component的内部维护一个数组m_children。当例化时，就把b_inst 的指针加入到 A 的m_children中。这样 A 才知道b_inst是自己的孩子，同时b_inst 知道A 是自己的父母。同样，在b_inst 中例化其它的时，也在b_inst 的m_children

数组

原创 2023-07-31 17:35:39 187 阅读

官方博客	全部文章	热门标签	班级博客
了解我们	网站地图	意见反馈

鸿蒙开发者社区	51CTO学堂
51CTO	软考资讯

51CTO博客

11299773

AMBA问题汇总

UVM：4.1.3 UVM 中的PORT 与 EXPORT

UVM：5.1.8 phase 机制的必要性

UVM：4.1.1 验证平台内部的通信

UVM：3.4.2 重载打印信息的严重性

UVM：5.1.6 build 阶段出现UVM_ERROR停止仿真

Everything You Need To Know About DDR, DDR2 and DDR3 Memories

Understanding DDR SDRAM timing parameters

Understanding RAM Timings

Everything You Need to Know About the Dual-, Triple-, and Quad-Channel Memory Architectures

DDR2 - An Overview

UVM:2.1_验证平台的组成

error: `cout' was not declared in this scope

UVM：3.3.2 field_automation 机制常用的函数

DDR2芯片内部终结ODT技术解析

ISO7816 note

systemverilog 信号声明和仿真的关系

UVM：2.2只有driver的验证平台->2.2.1最简单的验证平台

UVM：2.3 为验证平台加入各个组件->2.3.7 加入field_automation机制

UVM：2.5 建造测试用例-> 2.5.1 加入base_test

UVM：2.4 UVM的终极大作sequence->2.4.1 在验证平台中加入sequencer

UVM：3.1.2 常用的派生自uvm_object 的类

UVM：3.1.5 与uvm_component 相关的宏

UVM：2.5 建造测试用例-> 2.5.2 UVM中测试用例的启动

UVM：3.1.1 uvm_component 派生自 uvm_object

UVM：3.1.3 常用的派生自uvm_component 的类

UVM：3.1.4 与uvm_object 相关的宏

UVM：3.1.7 uvm_component 与 uvm_object 的二元结构

UVM：3.1.6 uvm_component 的限制

UVM：3.2.1 uvm_component 中的parent参数