一、基本思想 上图是目标检测的基本流程。 HOG属于特征提取，它统计梯度直方图特征。具体来说就是将梯度方向（0->360°）划分为9个区间，将图像化为16x16的若干个block,每个block在化为4个cell（8x8）。对每一个cell,算出每一点的梯度方向和模，按梯度方向增加对应bin
转载
2024-08-19 18:56:23
153阅读
opencv代码下载去码云更快：https://gitee.com/mirrors/opencvhttps://gitee.com/mirrors/opencv_contrib 以后想更新了也可以直接在码云上更新，这个镜像站点是每日同步。 需要注意的是，git clone下来的需要切换一下分支到3.4（如果想用其他版本，切换到相应再编译安装即可）。下面就用命令一步到位：git clone http
【opencv】【GPU】windows10下opencv4.8.0-cuda C++版本源码编译教程提示:博主取舍了很多大佬的博文并亲测有效,分享笔记邀大家共同学习讨论 文章目录【opencv】【GPU】windows10下opencv4.8.0-cuda C++版本源码编译教程前言准备工具cuda/cudnncmakeopencv4.8.0opencv_contribCMake编译VS2019
2.8 离散傅里叶变换
源代码，实现一幅图像的离散傅里叶变换：
#include "opencv2/core/core.hpp"
#include "opencv2/imgproc/imgproc.hpp"
#include "opencv2/highgui/highgui.hpp"
#include <iostream>
using namespace cv;
using
GD32F4替代STM32F4注意事项前言一、开发环境二、移植步骤1.安装GD的支持包。2.修改32固件库的时钟3.FLASH修改3.1 F1的处理3.2 F4的Flash修改4.其他修改4.1 函数中的变量定义4.2 串口发送4.3 中断服务函数中不能有printf总结 前言近期在项目中采用了GD32F407VET6替换原项目中的STM32F407VET6,网传GD的兼容性很好，之前也用F1系
第一章 OpenGL概述1.1 什么是OpenGLOpenGLwikipedia是一种应用程序编程接口（API），它是一种可以对图形硬件设备特性进行访问的软件库。一个用来渲染图像的OpenGL程序需要执行的主要操作如下：从OpenGL的几何图元中设置数据，用于构建形状。使用不同的着色器（shader）对输入的图元数据执行计算操作，判断它们的位置、颜色，以及其他渲染属性。将输入图元的数学描述转化为与
转载
2024-05-21 15:46:31
153阅读
#第一章 环境搭建##准备工具
Quartus II 16.1：http://dl.altera.com/16.1/?edition=standard
DE5NET_OpenCL_BSP_16.1：http://www.terasic.com.cn/cgi-bin/page/archive.pl?Language=China&CategoryNo=160&No=727&
转载
2024-03-12 08:52:07
306阅读
1.前言最近苹果公司发布新款产品，搭载 arm64 架构的处理器?，作为嵌入式小白，必须要搞一款来玩玩，在上面跑跑图像处理（按理来说其实跟树莓派是差不多的，相对来说树莓派还是太小众，很多库和软件都来不及适配，那可能有人说了苹果发布的arm64咋可以呢，谁让苹果公司big呢。。。）2.配置概要 既然是做图像相关的分析，那么opencv是必须的啦，很多人可能就不服气啦，大名鼎鼎的MATLAB
FPGA与CPU相比进一步强化了算力，尤其适合各类并行化计算；而与GPU相比，其更细粒度及灵活的并行化及流水线控制天然的对复杂算法有更强的适应性，能够充分发挥出算力优势，从而带来计算效率的提升。针对数据中心算力不断增强，算法不断细分、复杂化的大背景下，FPGA具有更好的发展前景。
文/樊平整理/LiveVideoStack大家好，我是深维科技创始人/CEO 樊平，非常高兴有这个机会跟大
转载
2024-04-12 12:47:47
171阅读
典型的fpga开发流程一般包括功能定义/器件选型、设计输入、功能仿真（RTL级仿真）、综合优化、综合后仿真（静态仿真）、实现（布局布线）、布线后仿真（静态时序分析及时序仿真）、板级仿真以及芯片编程与调试等主要步骤。1，功能定义/器件选型： 在系统设计之前，首先要进行的是方案的论证、系统设计和fpga芯片的选择等准备工作。工程师要根据任务要求，比如系统的指标和复杂度，对工作速度和芯片本身的各
转载
2024-03-27 21:09:47
166阅读
SOC常见问题解答1.SOC FPGA中的ARM是软核还是硬核？ARM核的外设是软核还是硬核？SOC FPGA 中的ARM核是硬核。所以简称HPS，Hardware Processor System 2.ARM处理器核是包含于FPGA逻辑单元内部的吗？如下图所示。刚开始接触SOC FPGA就可以认为，FPGA和ARM（HPS）处理器只是封装到同一个芯片中，JTAG接口、电源引脚
转载
2024-05-11 08:21:24
158阅读
今天小崔有个项目功能想用OpenCV软件库实现一下，就安装了OpenCV,在这里给大家分享一下安装过程。一.什么是OpenCV OpenCV是一个基于BSD许可(开源)发行的跨平台计算机视觉和机器学习软件库，可以运行在Linux、Windows、Android和Mac OS操作系统上。 它轻量级而且高效——由一系列 C 函数和少
转载
2024-02-26 19:27:28
70阅读
最近公司需要用opencv调用某个解码模块进行解码，所以专门研究了一下。 下面是Opencv官方文档地址：https://docs.opencv.org/3.4.8/examples.html如何编译opencv+ffmpeg，把ffmpeg编译到opencv中有两种方式，一种是静态方式，一种是插件方式。一、下面是一个静态加载opencv+ffmpeg编译打包全解指南 这个有点麻烦了，还有更加简单
转载
2024-05-08 19:31:04
341阅读
HLS是什么？与VHDL/Verilog有什么关系?HLS是什么？HLS就是高综合（High level Synthesis）的缩写，通过HLS，我们可以将C或者c++语言编译为FPGA能够读懂和运行的RTL级别的语言。这个术语是行为和电子系统的结合：是一门技术，也是一门科学，它把设计意图抽象化，抽象视图可以自动地将人类设计者的努力付诸现实。最终生成的设计应遵循一系列要求，包括芯片面积、时钟频率、
目录前言环境与相关准备工作编译FFMPEG编译OpenCV准备工作cmake-gui配置cmake-gui配置项编译测试CMakeLists.txt图片处理读取视频总结 前言这是我第一篇公开的文章，也是我第一次尝试交叉编译的成果，可能过程有不足，文章也可能写得不全面，请多见谅。不足请指出，我每天都会看的。希望大家多多交流学习。环境与相关准备工作主机平台：Ubuntu 16.04(64 bit)
转载
2024-04-05 08:42:15
511阅读
对于XILINX，7系列FPGA，关于GTX核对配置见PG168,了解GTX内部结构及更多的知识见ug476。 以7系列XC7k325t-ffg900为例，见各ug476，351页。可看到该芯片共有4个高速bank，分别为115 116 117 118；每个bank又有4组收发模块和两组时钟模块。1，GTX时钟和复位
转载
2024-07-31 07:01:41
733阅读
首先介绍下AS、PS、JTAG三种模式的区别。AS模式: 烧到FPGA的配置芯片里保存的，FPGA器件每次上电时，作为控制器从配置器件EPCS主动发出读取数据信号，从而把EPCS的数据读入FPGA中，实现对FPGA的编程，该方法适用于不需要经常升级的场合；PS模式：EPCS作为控制器件，把FPGA当做存储器，把数据写人到FPGA中，实现对FPGA的编程。可以采用微控制器（单片机、ARM等）或者CP
转载
2024-07-22 16:48:15
78阅读
1.读图像Mat imread(const string& filename, int flags=1 );第一个参数filename是指const string&类型的文件名 第二个参数是int类型的flags，自带缺省值1，是一个载入标识，它指定一个加载图像的颜色类型。 flags >0返回一个3通道的彩色图像。 flags =0返回灰度图像。 flags <
转载
2024-05-31 01:35:52
45阅读
引言PCI Express Base Specification Revision 3.0PCI Local Bus Specification Revision 3.0书籍：PCI Express System Architecture，对应那本紫色的《PCI Express 体系结构标准教材》 上面的两个Specification的文档虽然不是从官网找的，但是可信度还是有保证的。我们学校图书
转载
2024-05-08 10:37:27
168阅读
关于FPGA的memory数据reg[15:0] a[2047:0]综合生成lut还是m9k的问题使用FPGA来综合较大深度的（>1000）ram时需要特别注意其行为描述的语法，因为一旦使用不当，就会造成消耗资源严重超标，从而不满足设计要求。首先，FPGA内部的ram主要是两种，一种是分布式ram，即lut和周围的DFF，另一种是专用集成块储存器（vivado叫block ram， quar
转载
2024-03-24 18:32:24
293阅读
