首先介绍下AS、PS、JTAG三种模式的区别。AS模式: 烧到FPGA的配置芯片里保存的，FPGA器件每次上电时，作为控制器从配置器件EPCS主动发出读取数据信号，从而把EPCS的数据读入FPGA中，实现对FPGA的编程，该方法适用于不需要经常升级的场合；PS模式：EPCS作为控制器件，把FPGA当做存储器，把数据写人到FPGA中，实现对FPGA的编程。可以采用微控制器（单片机、ARM等）或者CP
转载
2024-07-22 16:48:15
78阅读
Xilinx所有的FPGA器件都有Device DNA，这是一个57bit的二进制序列，在器件生产的时候烧死到芯片里面，每个芯片都是唯一的。我们可以根据这个DNA，并结合相关的加密算法，来设计加密的安全流程。在这里，这个DNA安全流程就类似于ATM交易。在ATM上取钱，需要插入银行卡并输入交易密码。如果卡号和密码与存储在银行系统里的ID匹配，就会批准交易，反之，则禁止交易。具体到FPGA上的实
1.软件版本ISE14.72.本算法理论知识AES加解密的流程图如下所示：其中Sbox过程如下：shiftR
原创
2022-10-10 15:21:05
520阅读
针对 key 长度为 128 bits 的AES算法。1. AES算法要做10轮运算，最基本的实现实现用11cycles。2. 每轮加密要用到16个Sbox，每个Sbox要占用1个2048 bit 的ROM。key expansion要用4个Sbox。如果on-the-fly 地进行，那么一共要20个Sbox；如果提前做好key expansion，那么需要16个Sbox外加1408bits
转载
2007-12-17 10:22:00
189阅读
对于XILINX，7系列FPGA，关于GTX核对配置见PG168,了解GTX内部结构及更多的知识见ug476。 以7系列XC7k325t-ffg900为例，见各ug476，351页。可看到该芯片共有4个高速bank，分别为115 116 117 118；每个bank又有4组收发模块和两组时钟模块。1，GTX时钟和复位
转载
2024-07-31 07:01:41
733阅读
引言PCI Express Base Specification Revision 3.0PCI Local Bus Specification Revision 3.0书籍：PCI Express System Architecture，对应那本紫色的《PCI Express 体系结构标准教材》 上面的两个Specification的文档虽然不是从官网找的，但是可信度还是有保证的。我们学校图书
转载
2024-05-08 10:37:27
168阅读
关于FPGA的memory数据reg[15:0] a[2047:0]综合生成lut还是m9k的问题使用FPGA来综合较大深度的（>1000）ram时需要特别注意其行为描述的语法，因为一旦使用不当，就会造成消耗资源严重超标，从而不满足设计要求。首先，FPGA内部的ram主要是两种，一种是分布式ram，即lut和周围的DFF，另一种是专用集成块储存器（vivado叫block ram， quar
转载
2024-03-24 18:32:24
295阅读
AES快速实现实验报告AES的快速实现【实验目的】通过本次实验，初步接触常用的加密算法软件快速实现方法。鼓励同学们思考与探索新领域，增强编程能力与实践能力。【实验环境】 Windows10 系统；64 位操作系统，基于 x64 的处理器； Java version “13-ea” JYM: -Xms1024m -Xmx2048m 编译器：Eclipse；【实验内容】AES加解密软件快速实验1.
转载
2023-12-07 09:35:21
46阅读
背景 前些年美国国标局（好像是这个单位）公开征集一种128位分组密码算法用以替代使用了20年的DES。由两位比利时密码学家设计的Rijndael算法最终胜出。
转载
2023-12-28 12:34:57
64阅读
AES算法实现 1）AES： 密码学中的高级加密标准（Advanced Encryption Standard，AES），又称Rijndael 加密法，是美国联邦政府采用的一种区块加密标准。这个标准用来替代原先的DES，已经被多方分析且广为全世界所使用。(微信小程序加密传输就是用这个加密算法的) AES加密算法主要步骤有： 轮密钥加：AddRoundKey 字节替代：ByteSub 行
转载
2023-07-19 10:39:05
297阅读
前言记录FPGA学习开发过程，本篇进行信号发生器设计，涉及DAC芯片与FPGA的传输，DDS的大概工作原理。日拱一卒，功不唐捐。文章目录前言一、直接数字式频率合成器（DDS）？二、设计目标三、设计过程四、完整代码总结一、直接数字式频率合成器（DDS）？一种数字化技术，可以将数字量信号转化为模拟信号，即通过输入的信号来控制输出信号。DDS由相位累加器、幅度/相位转换和DAC组成。DDS 的输入是频率
转载
2024-06-30 11:00:01
126阅读
注意：本篇内容根据《FPGA原理和结构》（[日]天野英晴 著 赵谦 译）一书整理，作者也是初学者，有错漏请见谅基础知识FPGA即现场可编程门阵列（Field Programmable Gate Arry），与之对应的是FPAA现场可编程模拟阵列（Field Programmable Analog Array）。这是一种可以通过重新编程来实现用户所需逻辑电路的半导体器件布尔代数布尔运算是一种二值运算
作者：Adam Taylor 首席工程师 e2v 公司
高级加密标准 (AES) 已经成为很多应用（诸如嵌入式系统中的应用等）中日渐流行的密码规范。自从 2002 年美国国家标准技术研究所 (NIST) 将此规范选为标准规范以来，处理器、微控制器、FPGA 和 SoC 应用的开发人员就开始利用 AES 来保护输入、输出及保存在系统中的数据。我们可在更高抽象层上非常高效地描述算法，就像用于传统软件
AES（Advanced Encryption Standard）是一种对称加密算法，被广泛应用于保护数据的安全性。AES算法对称密钥长度可
原创
2024-04-18 13:38:37
5阅读
理论建立与效果展示环境：Vivado2019.2。 Part：xcku040-ffva1156-2-i，内嵌DSP个数 1920个，BRAM 600个也就是21.1Mb。说明：通过识别加高斯白噪声的正弦波、余弦波、三角波较简单的实例来利用FPGA实现一维CNN网络，主要是实现CNN网络的搭建。 也就是将下列数据传输至FPGA，识别出下面哪些是正弦波、余弦波、三角波，通过简单实例实践，在融会贯通，最
转载
2023-08-10 13:38:10
587阅读
本文用来记录复现基于FPGA的CNN的实现的过程，主要分为以下三个部分：一、在python中设计CNN 该网络反向传播是通过软件方式生成，FPGA内部不进行反向传播计算。该节通过Python获取训练数据集，并通过Pytorch框架搭建的CNN网络进行网络的训练。并将训练的最优参数导出，这一节先导出至Mat
转载
2024-01-17 08:13:43
207阅读
SRIO的相关介绍和实现1、SRIO简介 SRIO是面向嵌入式系统开发提出的高可靠、高性能、基于包交换的新一代高速互联技术，已于2004年被国际标准化组织(ISO)和国际电工协会(IEC)批准为ISO/IECDIS 18372标准。SRIO则是面向串行背板、DSP和相关串行数据平面连接应用的串行Rapid
转载
2024-02-26 21:19:43
24阅读
FPGA实现CAN通信1、CAN协议物理层和协议层 2、传输的波特率 3、FPGA实现思路 4、FPGA实现代码1、CAN物理层和协议层 CAN与串口类似，都是异步通信，利用两根差分线来进行信号的传输。 在多节点进行数据传输时主要分为遵循ISO11898标准的高速短距离闭环形式和遵循ISO11519标准的低速远距离开环网络。这两种形式主要是在硬件设计时根据实际应用情况加入120欧姆或者2.2千欧姆
转载
2024-04-17 18:04:59
777阅读
在之前的文章中，我们利用start_tx作为网口数据传输的开始，今天就介绍一下这个start_tx信号如何产生首先我们要了解，网口数据的发送依赖一个芯片：PHY芯片（RTL8211）1、PHY芯片的基本作用（1）收到MAC过来的数据（PHY没有帧的概念，都是数据而不管什么地址数据还是CRC），进行处理*，然后把并行数据转化为串行流数据，再按照物理层的编码规则把数据编码，再变为模拟信号把数据送出去。
转载
2023-10-22 08:51:54
229阅读
现代FPGA 功能强大，它通过芯片的可编程引脚与外围电路相连。比如AD/DA,数字IO以及以太网，USB，CAN ，视频I/O 等接口电路。人们将这些接口称为夹层模块（Mezzanine Module）。为了实现FPGA 系统的模块化设计，就需要实现这种接口的标准化。目前比较流行的包括下面三种PMODF
转载
2024-02-20 11:42:13
168阅读
