封装带AXI接口的自定义IP核为了更方便地使用外部接口驱动或进行系统级的设计时，可以考虑将RTL设计打包制作成自定义的IP核，Vivado会自动生成相关的IP核接口；或者为了在ZYNQ中使用AXI总线将硬核与FPGA硬件部分互联，可以将FPGA部分的RTL设计打包成自定义IP核，Vivado会自动将生成的IP核的接口制作好，使用图形化界面就能快速实现SoC设计。特别地，可以使用这种方法在硬核外挂载
IP核概述 利用IP核设计电子系统，引用方便，修改基本元件的功能容易。具有复杂功能和商业价值的IP核一般具有知识产权，流片。编辑本段I
转载
2022-12-13 20:06:31
766阅读
FPGA的开发流程是遵循着ASIC的开发流程发展的，发展到目前为止，FPGA的开发流程总体按照下图进行，有些步骤可能由于其在当前项目中的条件的宽度的允许，可以免去，比如静态仿真过程，这样来达到项目时间上的优势。但是，大部分的流程步骤还是需要我们循规蹈矩的去做，因为这些步骤的输入是上一个步骤的结果，输出是下一个步骤的输入的关系，这样的步骤就必不可少了。
转载
2023-10-18 16:04:28
348阅读
1,基础知识（1）定点数的基础认知：首先例如一个16位的数表示的定点数的范围是：（MAX：16‘d32767 MIN： -32767#2^15-1#’）最高位符号位，三位整数位，其余的12位是小数位的话，那么它的精度有小数部分决定：1/4096=0.0244140625可表示数的范围为：（0.0244140625*4095）=0.999755859375，然后加上整数的最大表示值7，即极限最大值为
本文将手把手教你如何基于ARM DesignStart计划，在FPGA上搭建一个Cortex-M3软核处理器。以Xilinx Artix-7™系列FPGA为例，介绍如何定制一颗ARM Cortex-M3 SoC软核，并添加GPIO和UART外设，使用Keil MDK环境开发应用程序，Jlink下载、调试ARM程序，最终的实现效果是LED闪烁，串口输出Hello World信息。 都有哪些内容
转载
2024-01-18 22:36:58
288阅读
基于FPGA的图像卷积（or 滤波？）图像的卷积和滤波在某种程度上很类似，在实现的细节上存在一些区别。滤波一般需要在图像周围补0，将滤波掩膜划过整副图像，计算每个像素点的滤波结果（可以理解为补零之后图像在stride为0下的卷积操作）。 而卷积操作通常需要对卷积核进行翻转，同时会改变图像大小（除非kernel==1）。给出的代码分三个部分： 1.测试图像（128*128）的导入；2.图像的padd
转载
2024-06-07 13:14:53
150阅读
SOC常见问题解答1.SOC FPGA中的ARM是软核还是硬核？ARM核的外设是软核还是硬核？SOC FPGA 中的ARM核是硬核。所以简称HPS，Hardware Processor System 2.ARM处理器核是包含于FPGA逻辑单元内部的吗？如下图所示。刚开始接触SOC FPGA就可以认为，FPGA和ARM（HPS）处理器只是封装到同一个芯片中，JTAG接口、电源引脚
转载
2024-05-11 08:21:24
158阅读
前言：芯片行业中的IP，一般称为IP(Intellectual Property)核，是具有知识产权核的集成电路芯核的总称。说白了就是厂家实现的具有特定功能工具，然后我们可以直接调用，就相当于是函数库吧，如果要定制IP核的化是需要氪金的，对于学习来说，免费的就够用啦。在FPGA里，我用的是zynq-7000系列，有一个时钟管理器，包括MMCM与PLL，两者功能类似，PLL可以看作是MMCM的的子集
转载
2024-06-14 21:06:00
634阅读
FPGA fabric主要是指FPGA互连矩阵和嵌入其中的CLBs。
原创
2022-01-11 11:58:42
163阅读
FPGA fabric主要是指FPGA互连矩阵和嵌入其中的CLBs。
原创
2021-10-20 09:31:36
278阅读
仿真的概念 完成了设计输入以及成功综合、布局布线之后，只能说明设计符合一定的语法规范。但是是否满足要求的功能，是不能保证的，还需要通过仿真流程对设计进行验证。仿真的目的就是在软件环境下，验证电路的行为和设想的行为是否一致。 仿真分为功能仿真和时序仿真。 （1）功能仿真（行为仿真，前仿真） 功能仿真是在设计输入之后，还没有综合、布局布线之前的仿真，又称为行为仿真和前仿真。此阶段不考虑
转载
2024-01-13 22:08:55
83阅读
上一节。我们已经把USB2.0的同步读写都调试通过，包括使用CHIPSCOP抓取波形，但是USB2.0的功能绝不是仅仅这些，但是基于本次项目我们只需要这些。那么下来就是我们要讲解一下几乎每一个大项目都要用到的DDR。 具体关于DDR的一些基础知识，大家自行补习。话不多说。开始吧。第一步：创建D
24. 快速开发的法宝 — IP核随着CPLD/FPGA的规模越来越大，设计越来越复杂（IC的复杂度以每年55%的速率递增，而设计能力每年仅提高21%），设计者的主要任务是在规定的时间周期内完成复杂的设计。为了解决这一问题，将一些在数字电路中常用，但比较复杂的功能块，如FIR滤波器、SDRAM控制器 ...
IP核是面向可编程逻辑门阵列(FPGA)芯片优化的，实现电子设计中常用功能的封装模块；包括固化在芯片内部的硬IP核，以及可编程调用的软IP核；IP核通过 菜单栏Tools >>MegaWizard Plug-In Manager 来创建或修改；也可以这样查看各种IP核，以及芯片支持的IP核种类；本文主要参考野火的教程；1 PLL核 1.1 PLL的简单原理，与使用无关可跳过，只做初步
随着FPGA的集成度越来越高，规模越来越大，设计越来越复杂，IC行业的竞争也越来越激烈，产品的交付周期越来越短，这与人类有限的设计能力形成了巨大矛盾。如果FPGA设计还是全部由设计者从最底层的代码写起，那么必然不能在越来越苛刻的开发周期内完成相关项目。
原创
2021-08-20 11:06:46
1117阅读
随着FPGA的集成度越来越高，规模越来越大，设计越来越复杂，IC行业的竞争也越来越激烈，产品的交付周期越来越短，这与人类有限的设计能力形成了巨大矛盾。如果FPGA设计还是全部由设计者从最底层的代码写起，那么必然不能在越来越苛刻的开发周期内完成相关项目。
原创
2022-04-12 14:27:36
3081阅读
一、FPGA有两种方法表示浮点数 1、自己定义 最高位为符号位 ，中间n位为整数部分 ，最后m位为小数部分 在计算浮点数的运算时候需要转换为定点数3.14转换为二级制为：11.00100011 自己定义可以表示为：0_00000011_00100011 最高位为符号位 中间8位为整数部分 最后8位是小数部分2、IEEE 754二进制浮点数算术标准 两种基本的浮点数：单精度（float -32位字长
转载
2024-10-24 14:50:12
1870阅读
FPGA 学习 07 counter IP 核的使用counter_tb.v 文件`timescale 1ns/1ns`define clock_period 20module counter_tb ; reg cin ; //进位输入( +1) reg clk; //计数基准时钟 wire cout ; //进位输出 wire [3:0]q ; //计数器输出 counter counter0 ( .cin(cin), .clock(clk), .cout(cou
原创
2021-07-09 10:27:31
143阅读
系统:win10软件编辑和程序下载平台:Quartus II仿真平台:modelsimFPGA:EP4CE61 PLL IP核简
原创
2022-11-23 00:36:18
238阅读
IP核是什么？为什么要使用IP核？IP核的存在形式IP核的缺点Quartus II软件
原创
2022-12-05 15:23:06
1812阅读
