本文将手把手教你如何基于ARM DesignStart计划，在FPGA上搭建一个Cortex-M3软核处理器。以Xilinx Artix-7™系列FPGA为例，介绍如何定制一颗ARM Cortex-M3 SoC软核，并添加GPIO和UART外设，使用Keil MDK环境开发应用程序，Jlink下载、调试ARM程序，最终的实现效果是LED闪烁，串口输出Hello World信息。 都有哪些内容
转载
2024-01-18 22:36:58
288阅读
仿真的概念 完成了设计输入以及成功综合、布局布线之后，只能说明设计符合一定的语法规范。但是是否满足要求的功能，是不能保证的，还需要通过仿真流程对设计进行验证。仿真的目的就是在软件环境下，验证电路的行为和设想的行为是否一致。 仿真分为功能仿真和时序仿真。 （1）功能仿真（行为仿真，前仿真） 功能仿真是在设计输入之后，还没有综合、布局布线之前的仿真，又称为行为仿真和前仿真。此阶段不考虑
转载
2024-01-13 22:08:55
83阅读
0. 环境- Quartus 13 - EP4CE6E22开发板 - keil c51 - ag10kl144h（本工程兼容AGM）1. Create ProjectFile --> New Project Wizard位置：E:\Workspaces\Quartus\EP4CE6_Core\mc8051_hello 名字：mc8051_hellonext - next 选择芯
现在的FPGA设计，规模巨大而且功能复杂，因此设计的额每一个部分都是从头开始是不切实际的。一种解决的办法是：对于较为通用的部分可以重用现有的功能模块，而把主要的时间和资源用在设计中的那些全新的、独特的部分。这就像是你在开发应用程序的时候就不用直接去写驱动物理硬件的代码，而是直接调用Windows提供的API就行了。 IP(Intelligent Property) 核是具有知识产权核的集成电路芯核
ZYNQ 实际上是一个以处理器为核心的系统，PL 只是它的一个外设。Zynq-7000 系列的亮点在于它包含了完整的 ARM 处理器系统，且处理器系统中集成了内存控制器和大量的外设，使 Cortex-A9 处理器可以完全独立于可编程逻辑单元。而且实际上在 ZYNQ 中，PL 和 PS 两部分的供电电路是独立的，这样 PS 或 PL 部分不被使用的话就可以被断电。在前面我们介绍 SOPC 时提到过，
转载
2023-07-17 11:38:52
460阅读
IP核有三种不同的存在形式：HDL语言形式，网表形式、版图形式。分别对应我们常说的三类IP内核：软核、固核和硬核。这种分类主要依据产品交付的方式，而这三种IP内核实现方法也各具特色。软核软核是用VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。软IP通常是以硬件描述语言HDL源文件的形式出现，应用开发过程与普通的HDL设计也十分相似，只是所需的开发硬软件环境比较昂贵。
转载
2023-07-06 22:28:23
134阅读
FPGA的开发流程是遵循着ASIC的开发流程发展的，发展到目前为止，FPGA的开发流程总体按照下图进行，有些步骤可能由于其在当前项目中的条件的宽度的允许，可以免去，比如静态仿真过程，这样来达到项目时间上的优势。但是，大部分的流程步骤还是需要我们循规蹈矩的去做，因为这些步骤的输入是上一个步骤的结果，输出是下一个步骤的输入的关系，这样的步骤就必不可少了。
转载
2023-10-18 16:04:28
348阅读
# NIOS II软核烧录的简单介绍
随着FPGA技术的发展，软核处理器如NIOS II受到了越来越多的关注。NIOS II是Altera（现为Intel）所推出的一款可定制的32位RISC处理器，用户可以根据需求选择合适的配置项。本文将介绍NIOS II的烧录过程，并提供一些代码示例，帮助大家更深入地理解这一技术。
## NIOS II软核简介
NIOS II处理器的一个显著优点是灵活性，
在自己电脑上用eclipse导入开发板官方的workspace的时候，比如PIO_led这样的，一编译就会提示
makefile:586: Warning: SOPC File E:/02-Item/Drive_Test_DBF/DBF_NIOS_Tset_20141017/DBF_CPU.sopcinfo could not be found.的错误信息，意思就是以前官方在建立这个worksp
原创
2021-07-05 13:41:01
305阅读
在自己电脑上用eclipse导入开发板官方的workspace的时候，比如PIO_led这样的，一编译就会提示 makefile:586: Warning: SOPC File E:/02-Item/Drive_Test_DBF/DBF_NIOS_Tset_20141017/DBF_CPU.sopcinfo could not be found.的错误信息，意思就是以前官方在建立这个worksp...
原创
2022-03-15 10:09:44
109阅读
目录 MicroBlaze简介MicroBlaze框架图MicroBlaze开发流程Vivado部分SDK部分总结 MicroBlaze简介软核 MicroBlaze 是一款软核微处理器，专为 Xilinx FPGA 而设计。作为一款软核处理器，MicroBlaze 完全采用 Xilinx FPGA 的通用存储器和逻辑结构实现。就其指令集架构而言，Micro
[FPGA]基于Qsys的第一个Nios II系统设计 (2013-12-12 21:50:08)转载▼分类： 嵌入式[FPGA]基于Qsys的第一个Nios II系统设计一、基本说明1、软件平台：Quartus II 13.0(64-bit)Nios II 13.0 Software Build Tools for Eclipse2、硬件平台：Altera Cycl
转载
2024-07-23 13:20:31
65阅读
IP核：美国著名的Dataquest咨询公司将半导体产业的IP定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。IP主要分为软IP、固IP和硬IP。软IP是用Verilog/VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。固IP是完成了综合的功能块。硬IP提供设计的最终阶段产品——掩膜。
Qsys的前身是“SOPC Builder”，在最新的Quart
原创
2021-07-05 13:33:17
243阅读
IP核：美国著名的Dataquest咨询公司将半导体产业的IP定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。
原创
2022-03-15 10:07:29
202阅读
目录一、引言二、HelloWorld实验三、AXI_GPIO实验四、一些注意 一、引言1、MicroBlaze简介。用于做嵌入式处理操作的软核，来加速系统设计。与传统独立CPU相比，软核嵌入式处理器同样有较高的处理能力，并且在可构建多核系统、可定制取舍等方面均优于传统CPU。下图是传统的系统架构与SOPC架构，即较新的可编程片上系统。MicroBlaze 是 Xilinx 公司提供的一款 32/
转载
2023-10-28 07:46:39
414阅读
## 实现NIos软核处理器结构的步骤和代码解析
### 简介
NIos是一种软核处理器，它可以在FPGA（可编程逻辑器件）上实现。在本篇文章中，我们将介绍如何实现NIos软核处理器结构，并给出相应的代码示例。
### 流程图
以下是实现NIos软核处理器结构的流程图：
```mermaid
flowchart TD
A[准备工作] --> B[创建NIos系统]
B -->
原创
2023-12-25 03:43:55
84阅读
Table of Contents1． 软核(Soft IP Core)2． 固核(Firm IP Core)3． 硬核 (Hard IP Core)IP(Intelligent Property) 核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。到了SOC 阶段，IP 核设计已成为ASIC 电路设计公司和FPGA
转载
2024-05-31 01:00:33
19阅读
我就是想要实现这样的功能：学过51单片机的都知道，每一个8位IO口都有单独每一位的读取或者赋值方式，这个在LCD等外设的驱动引脚控制中至关重要，这里我举个例：lcd1602主要有如下引脚，LCD1602_DB,8位LCD1602_RS,一位LCD1602_RW，一位LCD1602_E，一位比如我们想要单独控制使能引脚LCD1602_E51单片机中我可以这样写：sbi...
原创
2021-07-05 13:36:59
484阅读
我就是想要实现这样的功能：学过51单片机的都知道，每一个8位IO口都有单独每一位的读取或者赋值方式，这个在LCD等外设的驱动引脚控制中至关重要，这里我举个例：lcd1602主要有如下引脚，LCD1602_DB,8位LCD1602_RS,一位LCD1602_RW，一位LCD1602_E，一位比如我们想要单独控制使能引脚LCD1602_E51单片机中我可以这样写：sbi...
原创
2022-03-15 10:06:59
209阅读
1. 硬核/软核/固核硬核 (Hard IP Core) :硬核在 EDA 设计领域指经过验证的设计版图；具体在 FPGA 设计中指布局和工艺固定、经过前端和后端验证的设计，设计人员不能对其修改。不能修改的原因有两个：首先是系统设计对各个模块的时序要求很严格，不允许打乱已有的物理版图；其次是保护知识产权的要求，不允许设计人员对其有任何改动。IP 硬核的不许修改特点使其复用有一定的困难，因此只能用于
转载
2024-07-05 09:52:31
58阅读
