PHY结构以88e1111为例，Symbol encoder/decoder即PCS，MAC的结构以zynqmp为例，GMII/RGMIIGMII/RGMII不经过MAC的PCS，所以需要PHY来实现PCS。 GMII采用8位接口数据，工作时钟125MHz，因此传输速率可达1000Mbps。同时兼容MII所规定的10/100 Mbps工作方式。GMII接口数据结构符合IEEE以太网标准。该接口定义
转载
2024-04-24 11:37:31
648阅读
1.网络的分层模型 一般网络分层有两种，一种是OSI七层模型，更为常用的是上图的五层模型，分为物理层、数据链路层、网络层、传输层、应用层。其中各层功能如下：物理层PHY（Physical Layer）：规定传输信号所需要的物理电平、介质特征。传输介质、传输速度、数据编码方式和冲突检测机制。链路层MAC：规定了数据帧能被网卡接受的条件，最常见的方式就是网卡的MAC地址。网络层：规定了主机的
PHY模块简介物理层位于OSI最底层，物理层协议定义电气信号、线的状态、时钟要求、数据编码和数据传输用的连接器。 物理层的器件称为PHY。 上图里的灰色方框图里的就是PHY芯片内部模块图。 MAC器件通过MII接口来与PHY进行数据交换。 从图中可以看到向外发送数据和从外部接收数据时PHY所要做的一些工作。 可以简单理解成：向外部发送数据时， MAC通过MII向P
转载
2024-06-20 18:20:26
172阅读
MAC层简介LTE的MAC层介于RLC和PHY之间，实现了逻辑信道到物理信道的处理，包括信道转换、优先级处理和调度管理。MAC层提供以下功能：1、逻辑信道与传输信道之间的映射。2、将来自一个或多个逻辑信道的MAC SDU复用到一个传输块（TB），通过传输信道发给物理层。3、将一个或多个逻辑信道的MAC SDU解复用，这些SDU来自于物理层通过传输信道发送的TB。4、调度信息上报。5、通过HARQ进
电路交换优点：第一，通信时延小。这是因为通讯线路为通信双方用户专用数据直达，因此通信时延很小，当连续传输大量数据时，这一优点非常明显。第二，有序传输。这是因为通讯双方之间只有一条专用的通信线路，数据只在这一条线路上传送，因此不存在失序问题。第三，没有冲突。不同的通信双方拥有不同的信道不会出现征用物理信道问题。第四，适用范围广。电路交换机适用于传输模拟信号，也适用于传输数字信号。第五，实用性强。这主
以太网PHY和MAC对应OSI模型的两个层：物理层、数据链路层。图一注意：ETHERNET的接口实质是MAC通过MII总线控制PHY的过程。关于MII: MII即媒体独立接口, “媒体独立”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。 &nb
一、简答题1、TCP协议中的FIN和RST标志位代表什么意思？ FIN是终止位，用来在传输数据完毕后释放连接。 RST表示复位，用来异常的关闭连接2、网络接口规范中，FE，GE、SFP、SFP+，XFP的含义 FE:是百兆以太网（Fast Ethernet） GE:是千兆以太网（Gigabit Ethernet） SFP:最高工作速率4G，和SFP+外观相同（SFP模块是小型化的GBIC，体积比G
大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接P
SerDes是什么?Serializer/Deserializer的缩写，即串行器和解串器，顾名思义是一种将并行数据转换成串行数据发送，将接收的串行数据转换成并行数据的”器件“。对于FPGA工程师来说“串并转换”再熟悉过不过了，只不过SerDes是一种需要数模硬件实现的，用于高速传输的“高级”串并转换器件。至于接口从最初从串口到并口，再回归到串口的历史发展，可以阅读相关的文献，借此可以了解一下系统
转载
2024-05-10 00:58:16
501阅读
对于dsp芯片很多人都会比较陌生，它主要运用在信号处理、图像处理、声音语言等多个场所。那么dsp芯片到底是什么呢？它和通用微处理器有什么不同。接下来小编就简单的给大家介绍一下dsp芯片是什么及dsp芯片和通用微处理器有什么区别。一、dsp芯片是什么1、什么叫dsp芯片dsp芯片也被人们称为数字信号处理器，它常用于军事、医疗、家用电器等领域。我们根据它的工作时钟和指令类型，可以将它分为静态DSP芯片
转载
2024-03-20 10:33:23
225阅读
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体，最后在接收端高速串行信号重新转换成低速并行信号。利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降低通信成本。发送器和接收器完成擦划分信号的发送和接收，其中LVDS和CML是最常用的两种差分信号标准。LVDS
转载
2024-06-14 12:41:05
411阅读
理解SerDes 之二 (2012-11-11 21:17:12)
2.3接收端均衡器( Rx Equalizer) 2.3.1 线形均衡器(Linear Equalizer)接收端均衡器的目标和发送均衡器是一致的。对于低速(<5Gbps)SerDes，通常采用连续时间域，线性均衡器实现如尖峰放大器(peaking amplifier), 均衡器对高
一、GMII和SGMII的区别和联系GMII和SGMII区别，上一篇已经介绍了，这一篇重点介绍SGMII和SerDes区别。GMII和SGMIIGMII在MII接口基础上提升了数据位宽和Clock频率成为1000Mbps接口RXD[7:0]、TXD[7:0]TX_ER、TX_ENRX_ER、RX_DVGTX_CLK、RX_CLKCRS、COLClock=125MHz数据位宽8bit（一个时钟周期传
转载
2024-04-03 13:41:02
1026阅读
因为摄像头输出的LVDS信号速率会达到600Mbps，我们将不能够通过FPGA的I/O接口直接去读取这么高速率的信号。因此，需要使用Xilinx FPGA内的SerDes去实现高速数据的串并转换。参考文档ug953，ug471，我们为了捕获OV7251摄像头LVDS的数据信号，将会使用的以下资源： - IDELAYCTRL - IDELAYE2 - ISERDESE2 - ODELAYE2
转载
2024-05-10 15:31:36
387阅读
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大
转载
2024-04-30 04:22:14
564阅读
ROSserial 串口通信协议解析1. 总览ROS-serial是用于包装标准ROS序列化消息并在外部设备（例如串行端口或网络套接字）上多路复用多个主题和服务的协议。2. 局限性这里定义了发布主题消息的最大大小，发布者/订阅者的最大数量 对于rosserial_client，默认情况下，发布者和订阅者的数量限制为25，序列化和反序列化缓冲区的大小限制为512字节。但是，这些数目和大小对于SRAM
之前的文章我们知道了SensorDaemon服务端的启动以及dsps的架构及主要组成模块，今天我们继续深入挖掘下SensorDaemon与dsps具体的通信构建过程。首先回顾下，SensorDaemon的启动过程。1.init.qcom.sh中配置调用start_sensors启动，配置settings文件；
2.call start sensors则我们的daemon进程main方法开始执行
3
成像原理CMOS 的材质主要是利用硅和锗这两种元素所做成的半导体，在CMOS上共存着带N（带 ━ 电） 和 P（带 + 电）级的半导体，这两个互补效应所产生的电流即可被处理晶片纪录和解读成影像。CMOS因为在像素的旁边就放置了信号放大器，导致其缺点容易出现杂点 ，特别是处理快速变化的影像时，由于电流变化过于频繁而会产生过热的现象，更使得杂讯难以抑制。sensor硬件结构像素（Pixel），是图像传
预加重技术，Serdes预加重，本文涉及以下几个问题：1,：什么是预加重？2：用在什么地方？3：为什么要预加重？4：怎样预加重5：最后 1：什么是预加重：预加重技术是在数据向信道传输前为了减少码间串扰对数据传输电压上的一种预处理，有加重和去加重两种；2：用在什么地方：预加重常用在Serdes传输上。而Serdes传输技术又用在很重要的Pcie，Srio，Rapid I/O，以太网上。3：
1.SPI总线简介 SPI（serial peripheral interface，串行外围设备接口）总线技术是Motorola公司推出的一种同步串行接口。它用于CPU与各种外围器件进行全双工、同步串行通讯。它只需四条线就可以完成MCU与各种外围器件的通讯，这四条线是：串行时钟线（CSK）、主机输入/从机输出数据线（MISO）、主机输出/从机输入数据线（MOSI）、低电平有效从机选择
