以太网PHY和MAC对应OSI模型的两个层：物理层、数据链路层。图一注意：ETHERNET的接口实质是MAC通过MII总线控制PHY的过程。关于MII: MII即媒体独立接口, “媒体独立”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。 &nb
PHY结构以88e1111为例，Symbol encoder/decoder即PCS，MAC的结构以zynqmp为例，GMII/RGMIIGMII/RGMII不经过MAC的PCS，所以需要PHY来实现PCS。 GMII采用8位接口数据，工作时钟125MHz，因此传输速率可达1000Mbps。同时兼容MII所规定的10/100 Mbps工作方式。GMII接口数据结构符合IEEE以太网标准。该接口定义
转载
2024-04-24 11:37:31
648阅读
电路交换优点：第一，通信时延小。这是因为通讯线路为通信双方用户专用数据直达，因此通信时延很小，当连续传输大量数据时，这一优点非常明显。第二，有序传输。这是因为通讯双方之间只有一条专用的通信线路，数据只在这一条线路上传送，因此不存在失序问题。第三，没有冲突。不同的通信双方拥有不同的信道不会出现征用物理信道问题。第四，适用范围广。电路交换机适用于传输模拟信号，也适用于传输数字信号。第五，实用性强。这主
高速通信接口：SERDES 技术被广泛应用于高速通信接口，如 PCIe、USB、SATA、Ethernet 等。它能够将大量数据并行化转换为高速串行数据流，以实现高带宽和远距离传输。光纤通信：在光纤通信中，SERDES 用于将电信号转换为光信号，并进行光电信号的互转。光纤通信中的 SERDES 技术可以实现高速、长距离的数据传输。显示器和视频接口：SERDES 也广泛应用于显示器和视频接口标准，如
转载
2024-10-11 20:36:40
138阅读
大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接P
PHY模块简介物理层位于OSI最底层，物理层协议定义电气信号、线的状态、时钟要求、数据编码和数据传输用的连接器。 物理层的器件称为PHY。 上图里的灰色方框图里的就是PHY芯片内部模块图。 MAC器件通过MII接口来与PHY进行数据交换。 从图中可以看到向外发送数据和从外部接收数据时PHY所要做的一些工作。 可以简单理解成：向外部发送数据时， MAC通过MII向P
转载
2024-06-20 18:20:26
172阅读
http://blog.sina.com.cn/s/blog_aec06aac01013m5g.html理解SerDeswww.blog.sina.com.cn/fpgatalkFPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express,从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…
转载
2024-06-24 17:07:32
71阅读
【芯片简介】 AR8033是Atheros公司的第4代10/100/1000Mbps速率以太网PHY芯片，可用于家庭网关、企业交换机、移动基站、光模块等设备。该芯片采用RGMII协议或SGMII协议与MAC芯片进行通信，只需要单一3.3V电源供电，可自行整流变换出片内电路所需其它电源。AR8033还内置了一个工作频率为1.25GHz的SerDes接口，可以直接与光纤收发模
MAC层简介LTE的MAC层介于RLC和PHY之间，实现了逻辑信道到物理信道的处理，包括信道转换、优先级处理和调度管理。MAC层提供以下功能：1、逻辑信道与传输信道之间的映射。2、将来自一个或多个逻辑信道的MAC SDU复用到一个传输块（TB），通过传输信道发给物理层。3、将一个或多个逻辑信道的MAC SDU解复用，这些SDU来自于物理层通过传输信道发送的TB。4、调度信息上报。5、通过HARQ进
01SerDes简介首先我们要了解什么是SerDes，SerDes的应用场景又是什么呢？SerDes又有哪些常见的种类？做过FPGA的小伙伴想必都知道串口，与并行传输技术相比，串行传输技术的引脚数量少、扩展能力强、采 用点对点的连接方式，而且能提供比并行传输更高带宽，而SerDes的主要作用就是把并行数据转化成为串行数据，或者将串行数据转化为并行数据的“器件。SerDes的全称是SERialize
转载
2024-04-03 08:24:43
1908阅读
SERDES主要由物理介质相关（ PMD）子层、物理媒介附加（PMA）子层和物理编码子层（ PCS ）所组成。PMD是负责串行信号传输的电气块。PMA负责串化/解串化，PCS负责数据流的编码/解码。在PCS的上面是上层功能。 SERDES技术主要用来实现ISO模型的物理层，SERDES通常被称之为物理层(PHY)器件。&
转载
2024-02-26 17:09:46
277阅读
MII Management interface用于MAC层或其他控制芯片（不一定是MAC层芯片，可能是MCU，如高通芯片建构中，1个MAC芯片可以控制2个PHY芯片，然后MCU控制3个网卡（MAC+2PHY）芯片）控制、配置PHY层芯片。 Through MII Management interf
转载
2017-04-02 21:13:00
863阅读
2评论
自协商SGMII_SerDes与SGMII篇前言SerDesSGMIIMIIRMIISMIIGMIISGMII总结 前言最近调通了电口与交换之间的自协商，FPGA侧实现桥梁的作用，例化两个对称的SGMII IP核，完成phy<=>[sgmii<=>gmii<=>sgmii]<=>SW的数据通路，其实，这个IP CORE的使用并不难，Xilinx的用
转载
2024-10-19 08:50:18
470阅读
维基百科上讲： From Wikipedia, the free encyclopediaSerializer/Deserializer (SerDes 因为SERDES技术主要用来实现ISO模型的物理层，SERDES通常被称之为物理层(PHY)器件。SERDES是一种时分多路复用(TDM)、点对点的
转载
2024-09-19 20:34:20
119阅读
经过查询资料，加上自己的理解形成本文，如有错误，欢迎批评指正。图1 SGMII的MAC侧和PHY侧刚看到上图时，感觉很奇怪，PCS为什么还存在于MAC中？GMII规范中PCS只存在于PHY中，见下图。图2 GMII在OSI模型中的位置实际上SGMII对应的MAC和PHY的划分是将SGMII接口断开，一端归为MAC，一端归为PHY；同样，GMII对应的MAC和PHY的划分是将GMII接口断
一.简介 RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、 低引脚数、 基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板（Backplane）连接。 RapidIO协议由逻辑层、传输层和物理层构成。逻辑层定义了所有协议和包格
ES synonym filter为了进行扩为了进行扩召回，一种有效的方式是添加同义词，加入同义词后扩大了搜索范围同时也带来了两个问题：term query 原词需要比同义词有更高的评分# 发现结果中 原词和同义词 具有同样的权值
GET learning_test_03/_search
{
"_source": "post_title",
"explain": true,
"qu
51系列单片机使用的人很多，资料很多，根本不需要技术支持。价钱便宜(如批量AT89c52只需要8.5RMB)。但普通型的芯片内部资源较少，需要外部扩展。总线外置使系统抗干扰型变差。外括看门狗电路增加成本(max813比89c52要贵)。执行速度较慢，晶振频率较高，EMI性能较差。 功耗较大，不能用于低功耗产品(虽然philip有低功耗产品，但价格不如pic单片机)。近几年出现一些扩展功
转载
2024-07-27 12:40:20
124阅读
1.使用的PSE芯片：MP3924(MPS).本次学习使用的为MPS的MP3924。1.1 芯片的主要介绍MP3924是一款四端口电源设备(PSE)电源控制器，适用于IEEE 802.3af/以太网供电(PoE)标准应用。该设备具有IEEE 802.3af/at的所有功能，包括检测、单事件和双事件分类、限流和断开负载检测。通过I2C可将所有功能配置为自动运行模式或软件编程模式。MP3924具有一个
以太网媒体接入控制器(MAC)物理接口收发器(PHY) 以太网接口可分为协议层和物理层。 协议层是由一个叫MAC(Media Access Layer，媒体访问层)控制器的单一模块实现。 物理层由两部分组成，即PHY(Physical Layer，物理层)和传输器。 常见的网卡芯片都是把MAC和PHY集成在一个芯片中，但目前很多主板的南桥芯片已包含了以太网MAC控制功能，只是未提供物理层
