对于熟悉Intel FPGA的老（gong）司(cheng)机(shi)来说，外部存储器的控制早已是轻车熟路，但是对于新手，DDR3/DDR2 的IP使用也许并没有那么简单，不过没关系，骏龙的培训网站（www.fpgadesign.cn）上有免费的视频教程可以帮助大家快速的熟悉DDR3/DDR2 IP核的使用。今天我来分享下在使用DDR3/DDR2的IP时常有新手遇到的两个错误的解决
转载
2024-03-25 08:24:57
198阅读
DDR2 IP系统框图2. IP参数设置1) 时钟设置PLL reference clock freqency是参考输入时钟，一般由外部晶振或外部PLL输出提供Memory clock freqency是DDR时钟，一般CYCLONE IV最快只能支持200M，根据不同的型号和BANK而不同Controller data rate有Full和Half模式，选择Half模式后，Local inter
原创
2016-08-19 18:15:16
10000+阅读
点赞
1： 首先测试ddr3的时候。 要产生Mig核。这个核是免费的。
2： 要ddr3的时钟来。一个是系统时钟，一个是用户时钟。如果是晶振提供的就是单端时钟，如果是fpga 输出的时钟就是NO buffer。
管脚是在产生ip核的界面，要设置对。产生ip之后。 可以生产example例子工程，这个工程就是测试ddr3的，当然这个工程里面还有防止文件，系统都产生好了。
只要开始仿真就可以观察信号波形。
原创
2021-08-03 21:41:50
7123阅读
DDR4 SDRAM（Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memory，简称为 DDR4 SDRAM），是一种高速动态随机存取存储器，它属于 SDRA
原创
2024-07-08 14:34:43
150阅读
制造商会以一系列由破折号隔开的数字来宣布存储时序（例如5-5-5-5、7-10-10-10等）。 CAS延迟始终是这些序列中的第一个数字。那其他的数字呢？这篇文章会讲这些数字代表的含义讲解清楚。
原创
2021-08-20 13:39:57
1237阅读
制造商会以一系列由破折号隔开的数字来宣布存储时序（例如5-5-5-5、7-10-10-10等）。 CAS延迟始终是这些序列中的第一个数字。那其他的数字呢？这篇文章会讲这些数字代表的含义讲解清楚。
原创
2022-01-27 11:03:40
842阅读
实验任务：将数据(data_in),存入ddr，然后读出，验证输入输出数据是否相等。前言接上一篇（3）MIG的使用教程MIG配置如下：系统时钟sys_clk = 200Mhz系统复位sys_rst 低有效模式：4：1位宽：注：由于选择的DDR3的突然长度为8，所以mig的数据位宽=16*8=128bit，对应到代码即app_wdf_data[127:0] , app_rd_data[127:0]。
原创
2023-10-23 21:53:11
655阅读
实验目的：了解ddr的仿真模型建立。一、Example Design每当我们例化了一个IP而不知道怎么使用时，优先打开官方示例example design选中IP核，右键“OPEN IP in Example Design”，我这里是灰色的，那是因为我已经打开过了。就不讲了，主要有个数据产生模块，反正我们也用不上，我们只需要用里面的仿真模型。不打开example design也行，直接打开exam
原创
2023-10-23 21:54:39
654阅读
在搜索栏中输入 MIG，此时出现 MIG IP 核，找到 DDR4 SDRAM(MIG)。上图所示的是 MIG IP 核的 Basic 配置界面，配置信息作出说明：Comp
转载
2024-07-15 11:56:02
2319阅读
听过了太多突破，抓住市场增量，推进国产FPGA的进一步发展！
原创
2022-10-22 07:13:46
1062阅读
转自：https://www.cnblogs.com/liujinggang/p/9782796.html 一、 软件平台与硬件平台 软件平台： 1、操作系统：Windows-8.1 2、开发套件：无 3、仿真工具：无 硬件平台： 1、 FPGA型号：无 2、 DDR3型号：无 二、 存储器的分类
转载
2020-04-28 17:51:00
560阅读
随着三星Galaxy S6和华硕Zenfone 2的接连上市，新一代的LPDDR4内存和4GB容量内存先后进入消费者的视野，引爆了2015年新一轮的手机硬件车轮战。据悉，新内存能够为智能手机带来更强的性能提升，有望继续提高智能手机的使用体验。那么在电脑尚处于DDR3的阶段，智能手机却捷足先登，吃上了LPDDR4的“小鲜肉”，对此你是如何看待的呢？先弄清什么是DDR3和LPDDR4计算机内存技术一直
转载
2023-09-06 20:32:12
279阅读
前言 第一篇文章，这是一篇大杂烩。都是网上的资料，自己做了整理。1、关于DDR的概念全称为Double Data Rate Synchronous Dynamic Random Access Memory，中文名为：双倍速率同步动态随机存储器，同步是指需要时钟。 目前DDR3和DDR4颗粒较多，集成在soc上的基本为SDRAM。HI3516EV300是集成DDR3。 RAM可以分为静态随机存储
转载
2024-04-27 19:11:03
128阅读
DDR2与DDR的区别
与DDR相比，DDR2最主要的改进是在内存模块速度相同的情况下，可以提供相当于DDR内存两倍的带宽。这主要是通过在每个设备上高效率使用两个DRAM核心来实现的。作为对比，在每个设备上DDR内存只能够使用一个DRAM核心。技术上讲，DDR2内存上仍然只有一个DRAM核心，但是它可以并行存取，在每次存取中处理4个数据而不是两个数据。
DDR2与DDR
转载
精选
2011-04-28 16:48:06
334阅读
DDR基础原理介绍1、前言DDR的全称为Double Data Rate SDRAM，双倍速率的SDRAM，SDRAM在一个CLK周期传输一次数据，DDR在一个CLK周期传输两次数据，分别在上升沿和下降沿各传输一次数据，该概念称为预取，在描述DDR速度的时候一般使用MT/S单位，每秒多少兆次数据传输。 2、DDR结构
转载
2024-01-05 22:39:18
361阅读
一、DDR简介 （1）DDR=Double Data Rate双倍速率同步动态随机存储器。严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，其中，SDRAM 是Synchronous Dynamic Random Access Memory的缩写，即同步动态随机存取存储器。而DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的
转载
2024-07-05 11:33:54
333阅读
从整体上了解了DDR的特性和静态图，包括原理、管脚图等。那么本章就要从动态的角度来分析时序结构，包括read/write的整个过程到数据返回发生了什么。一，DRAM基本组成对于DRAM，其主要由行和列组成，每一个bit中都是由类似右下图的类晶体管的结构组成，对于sdram的数据，可以通过控制column和row就可以访问sdram的随机地址的内容。 读取某一个bit的状态，就是选中
转载
2024-06-06 20:55:16
1052阅读
