FFPGA的博客_FPGA专题课分享交流,FPGA资源分享

月薪5K单片机工程师逆袭2w+：明白这一点，你的人生也能开挂！

刚接触 FPGA 开发板的时候，就发觉蛮多问题，总是遇到这样或那样的问题，也不知道如何解决是好？其中也很想放弃过，觉得 FPGA 这个行业不太适合我，因为跟单片机工程师难度大很多， FPGA 工程师逻辑思维推理能力要非常强，才能做好这份工作。比如自己画 FPGA 板子，用的是 EP4CE22E22 。为了方便焊接选了一个 LQFP 封装的。结果错误出现了。芯片底下的热风焊盘没有画，加上电， FPGA 居然烧了。第一版没成。第二版。第二版只画了 JTAG 口，但是 FPGA 与串行 flash 没有连接。所以 AS 下载的时候总是弹出错误，说下载线出错。郁闷了好久。管脚太多。没办法一条一条核对……

架构设计

项目实践

FPGA

FPGA培训

明德扬

置顶原创 2022-12-17 10:34:45 289 阅读私藏项目实操分享

明德扬FPGA项目案例展示

MIPI视频拼接：在无人机、智能驾驶中，摄像头多达十几路为解决图像处理芯片（如海思、高通平台）的接口瓶颈需要将多个摄像头合成一路处理。

图像处理

多通道

放大缩小

原创 2022-12-29 11:10:02 885 阅读

千兆以太网工程（高速接口）

目标：通过本阶段的学习，能够掌握 ARP 协议、MAC 协议、IP 协议、UDP 协议的含义以及代码实现；多路数据的调度；MACip 核的生成、结构与功能说明；ARP、MAC、 IP、UDP 协议报文的校验方法；项目模块的划分技巧以及项目的调试定位问题的方法。

IP

UDP

多路

千兆网

以太网

原创 2022-12-26 10:44:03 164 阅读 yyds干货盘点

四个理由告诉你，为何要学习FPGA

为什么要学习FPGA？前景好？薪酬高？没有所谓的中年危机？政策大力扶持？为技术发展贡献力量？……每个人选择一门技术都有其中的理由，学习FPGA，可以是上面的任何一个理由，可以是其他理由，如果能结合个人的兴趣就最好，从明德扬对入门学习FPGA的工程师调查来看，为何学习FPGA，不外乎有以下几个方面理由。

人工智能

硬件资源

FPGA

原创 2022-12-23 09:57:47 174 阅读指尖人生

(学习资料）光纤项目课

本工程实现上位机通过PC把数据发送给FPGA,FPGA打包后通过光纤模块发送出去，同时FPGA保存光纤过来的数据到DDR3中，当DDR3的数据存够一定数量，把DDR3中的数据通过PC发送给上位机。

数据

上位机

原创 2022-12-23 09:54:44 136 阅读

【学习心得】学习SDRAM课程体会

最近，有机会学习了明德扬SDRAM接口设计课程，将学习心得体会，用图文的形式简单地记录了下来。

接口设计

原创 2022-12-20 10:13:38 162 阅读 yyds干货盘点

利用IBERT IP核实现GTX收发器硬件误码率测试实例

利用IBERT IP核实现GTX收发器硬件误码率测试实例1. 引言Vivado中提供了1种IBERT工具用于对Xilinx FPGA芯片的高速串行收发器进行板级硬件测试。通过IBERT我们可以获取误码率，观察眼图，调节串行收发器的参数，从而有助于判断可能存在的问题，便于验证硬件的稳定性和信号完整性。本测试实例教程使用IBERT工具对与SFP连接的GTX进行5 Gbps速率下的测试。从误码

误码率

核心板

IP

原创 2022-12-17 10:28:02 1276 阅读

【学习FPGA必看】一个FPGA小白的自述

因为最近参加了一个集成电路类的比赛，需要用FPGA进行功能的实现，无奈我们专业目前还没有开设这门课，于是就只能自己开始着手自学了。经过我们老师的推荐，我第一次了解到了明德扬科教，了解到这样一个这么纯粹做技术和教育的机构，免费看完潘老师知识大串讲系列视频后颇有感触，下面我来向大家分享一下作为一个FPGA小白的学习经历吧！

Verilog

组合逻辑

时钟周期

原创 2022-12-13 12:36:26 562 阅读私藏项目实操分享

FPGA时序入门（新手必看）

FPGA器件的需求取决于系统和上下游（upstream and downstrem）设备。我们的设计需要和其他的devices进行数据的交互，其他的devices可能是FPGA外部的芯片，可能是FPGA内部的硬核

数据

寄存器

时序约束

原创推荐 2022-12-07 17:08:55 1122 阅读 1收藏 私藏项目实操分享

（产品）mdyGpioAd9248Tlv5638模块

mdyGpioAd9248Tlv5638模块放置了1个两通道的ADC (AD9248)和一个两通道的DAC(TLV5638)。AD9248的模拟输入连接器为SMA，经过单端转差分后送入AD9248。DAC的两路模拟输出经过运放跟随后连接到SMA。触发信号通过SMA输入。AD9248的数字输出、时钟信号，TLV5638的SPI控制信号以及触发信号连接到2 × 20pin 间距2.54mm的连接插座上

ADC DAC 9248

原创 2022-12-06 09:59:54 213 阅读

学习FPGA，就业范围有哪些方面？

部分FPGA学习爱好者在转入这一行业之前，都会发出这么一个疑问，学习FPGA，就业如何，就业的范围和前景如何？有没更具体一点的分享和讲述？其实，想要一个更具体的岗位描述，有个简单快捷的方法就是找一些大型专业的网站输入“FPGA”进一步了解相关的岗位信息

数据中心

物联网

人工智能

原创 2022-12-06 09:54:21 452 阅读指尖人生

PCIE XDMA IP核介绍（附列表）

本工程的目的是在XC7K325tffg的平台上实现pcie的数据发送和接收，速率8通道2.5GB/s

数据

IP

控制模块

原创 2022-12-03 13:54:26 372 阅读 yyds干货盘点

学习心得 | 温度检测工程模块划分总结与案例分析

很多朋友在学习FPGA的时候会发现模块划分很令人头大，今天我就通过明德扬温度检测工程来与大家分享一下本人的划分思路。

上位机

数据

数码管

原创精选 2022-12-03 10:46:33 285 阅读私藏项目实操分享

就业班学员高速AD采集项目学习笔记（全）

以下是我在做高速AD项目的调试经验，现在分享出来，希望可以给大家提供一定的帮助。如果发现sync一直没有同步上，即一直为低，那么就需要检查同步条件，具体操作如下。作者：明德扬FPGA科教 https://www.bilibili.com/read/cv20191126 出处：bilibili

寄存器

数据

IP

AD

FPGA培训

原创精选 2022-12-02 15:09:23 658 阅读私藏项目实操分享

FPGA高效方法--配置代码生成软件

配置代码生成的上位机软件是由明德扬自主研发的产品，软件的名称为 Launch mdyFpgaSoftSys，其具有生成配置代码文件的功能和串口调试的功能，结合本教材以及明德扬的教育产品——FPGA 教育板进行使用，能够很好的帮助初学者理解以及学习 FPGA，提高自身的水平，通过该软件，能够极大的减少学习时间。作者：明德扬FPGA科教 https://www.bilibili.com/read/cv20138251 出处：bilibili

上位机

寄存器

使用场景

原创 2022-11-30 13:14:16 216 阅读

千兆以太网工程模块划分总结与分析

很多朋友在工程模块划分的时候总会遇到很多问题，比如不知道如何下手、模块划分不合理等；我开始也是这样的，在学习了明德扬的几项工程以后，按照老师分享的思路，也对模块划分有了一定的小经验，今天通过案例的方式与大家分享。

数据

寄存器

FPGA

以太网

原创 2022-11-25 10:18:44 502 阅读 yyds干货盘点

FPGA相关技术人员，没有中年危机？

FPGA有没有中年危机？

零基础

项目实践

c语言

原创 2022-11-24 12:26:34 478 阅读指尖人生

MP5705 底板用户手册

一、开发板简介1.1 产品简介MP5705开发板底板适配本公司相关核心板，型号为MP5650（详见MP5650用户手册）。通过核心板+底板的模式来设计组成完整的开发。底板与核心板采用4个120pin高速板间连接器对插，型号为PANASONIC公司的AXK5A2137YG和AXK6A2337YG。底板按照全高半长PCIE板卡设计，可以直接安装在电脑机箱中使用。MP5705底板为方便用户进行二次开发，

原理图

引脚

核心板

原创 2022-11-24 11:15:17 104 阅读

FPGA系统提升

具备开发能力以及实现就业，实践性的培训，让在最短时间内做最多的项目。通过项目实践，循环上升

开发板

项目实践

原创 2022-11-23 10:25:51 183 阅读 yyds干货盘点

GVIM使用及模板制作

GVIM 是类似于记事本的代码编辑工具，但相比于记事本其输入效率更高，可以更好的提升工作效率。由于 GVIM 具有丰富的代码补全、编译及错误跳转等便于编程的功能，其在 IC 开发领域得到了广泛应用，也为学习 FPGA 工程提供了助力。GVIM 是一款 FPGA 工程师常用的软件，本章节分享一下该软件的使用方法以及小技巧。本书的所有设计代码都是在此软件上完成的，因此希望同学们可以熟练掌握其使用方法，为自己的 FPGA 工程师之路打好基础。

GVIM

FPGA学习

原创 2022-11-22 09:32:24 211 阅读私藏项目实操分享

MDY5652（A10）核心板用户手册及使用说明

一、开发板简介1.1 产品简介MP5652（A10）核心板采用Intel公司Arria-10 GX系列的10AX027H4F34I3SG作为主控制器，核心板采用4个0.5mm间距120Pin 镀金连接器与母板连接，核心板四个脚放置了4个3.5mm固定孔，此孔可以与底板通过螺丝紧固，确保了在强烈震动的环境下稳定运行。这款MP5652核心板能够方便用户对核心板的二次开发利用。核心板使用Intel的A

核心板

开发板

DDR4

原创 2022-11-16 10:29:06 193 阅读

(学习资料）光纤项目课

本工程实现上位机通过PC把数据发送给FPGA,FPGA打包后通过光纤模块发送出去，同时FPGA保存光纤过来的数据到DDR3中，当DDR3的数据存够一定数量，把DDR3中的数据通过PC发送给上位机。

光纤

FPGA

fpga开发

原创 2022-10-28 10:21:17 153 阅读

AD9653调试笔记

AD9653是ADI公司于2012年推出的一款四通道、16位、125MSPS模数转换器，内置片内采样保持电路，专门针对低成本、低功耗、小尺寸和易用性设计。该产品转换速率最高可达125MSPS，具有接触的动态性能与低功耗特性，对小封装尺寸的应用很有意义。

AD9653

FPGA

ADC

ADI

原创 2022-09-03 14:13:33 1118 阅读 yyds干货盘点

明德扬FPGA开发板XILINX-K7核心板Kintex7 XC7K325 410T工业级

FPGA

可编程阵列逻辑

原创 2022-07-30 10:46:39 479 阅读

FPGA时序约束分享04_output delay 约束(连载)

本文章探讨一下FPGA的时序input delay约束，本文章内容，来源于明德扬时序约束专题课视频。《FPGA时序约束分享01_约束四大步骤》概括性地介绍了时序约束的四个步骤，对时序约束进行了分类，并得到了一个分类表。《FPGA时序约束分享02_时钟约束》详细介绍了关于时钟的约束，根据时钟来源可以分成输入时钟约束、PLL等衍生时钟约束和自己分频的时钟约束等三种类型。这三种类型的约束方法均有所不同

数据

建立时间

时序约束

原创 2022-07-26 16:15:36 267 阅读

JESD204B调试笔记（实用版）

本文为明德扬原创文章，转载请注明出处！进行工程的功能调试时，对AD9144,AD9516进行参数配置是非常重要且必不可少的，这过程中遇到了以下问题。一、问题1在我们使用上位机软件进行配置时发现上位机的log记录中有写入参数而无读出参数，这个问题有两种可能性，一是参数没有写入进去所以读出来的参数都是0，二是写进去了但是在读参数时出错了。如图所示：对此我们怀疑是否是网路通信有问题，检查发现PC与FPG

寄存器

数据

上位机

原创 2022-07-16 09:40:26 572 阅读私藏项目实操分享

使用JESD204B接口的AD9144参数设定（私人总结版）

本文为明德扬原创文章，转载请注明出处！由于AD9144是高速DA转换模块，转换速率可以达到2.5G，可以满足普通的DA数据接口。为了匹配高速AD/DA转换，JESD204B接口就应运而生，在本高速DA转换工程中，AD9144的参数设定与JESD204B有千丝万屡的关系，二者是相互对应的。本次工程实现的目标：波形：正弦波（波形由16个16位宽数据构成）频率：31.25MHZ采样率：5

工作模式

插值

寄存器

原创 2022-07-12 09:04:25 292 阅读 1点赞 1收藏 1评论 yyds干货盘点

FmcAd9653子板多通道高分辨率高采样率的ADC系列开发板

FPGA

FPGA开发板

FPGA项目

原创 2022-07-11 10:17:36 259 阅读

FPGA开发板XILINX-K7核心板Kintex7 XC7K325 410T工业级

FPGA

原创 2022-07-11 10:13:54 568 阅读

FPGA进阶课程常见问题解答

FPGA系统学习

智能计算

ios

机器学习

FPGA

原创 2022-07-11 10:12:21 82 阅读 yyds干货盘点

官方博客	全部文章	热门标签	班级博客
了解我们	网站地图	意见反馈

鸿蒙开发者社区	51CTO学堂
51CTO	软考资讯

51CTO博客

FFPGA的博客