课上内容（Lesson）"green home" 1. saves energy2. is good for the environment(plants, land, water) If you want your house to be more "green". How can you do it?1. Unplug your TV, PC, an
Android studio开发初体验；GeoQuiz实验的详细步骤1、建立一个新的工程2、找到文件位置，配置app主页面3、输入代码4、实现工程（虚拟机，真实机）1、新建立一个Android studio 工程文档 ,取名为GeoQuiz,建立步骤如下：1，打开Android点击greate new project新建工程 2、在在这个页面选择模板一般都是选择图中框选的模板，（新建工程后自动弹出
转载
2024-10-29 06:12:26
53阅读
[2019/4/23]IBM于2019年4月发布了Rational Rhapsody 8.4，和之前的8.3.1版本相比，更新包括：*AUTOSAR模型检查，扩展到包括来自AUTOSAR标准的附加约束。*界面上的一些改进：快捷键，按构造型（stereotype）搜索并替换模型元素……*通过Rational Publishing Engine模板生成HTML报表，而模板可以基于迷你模板片段（mini
原创
2023-01-03 20:26:46
272阅读
Ant是一个很好的跨平台构建工具，特别是对于Java项目，这里使用它对Android工程进行自动化构建可以得到非常大的便利。一般来说对Android工程进行构建主要有以下几个步骤：使用aapt来编译工程生成R.java；使用aapt来对工程所需用的资源进行打包；转换并编译AIDL文件；编译Java源文件并生成.class；转换并压缩.class文件成.dex文件；使用aapt打包生成未签名的apk
转载
2024-07-24 21:09:36
60阅读
ADS1.2在Win10下的安装过程及初步使用ADS1.2安装过程双击setup.exe安装一路Next/Yes下去注意选择安装路径安装类型选择typical之后同样一路Next/Yes下去，最后会显示如下。点击Next即开始安装。等待安装完成，点击Yes。进入ARM License Wizard。安装License点击"Browse…"按钮,选取源安装目录下的Crack\License.dat文
转载
2024-10-11 20:03:56
189阅读
文章目录Design Pattern的目的是什么？代码评价维度设计原则GRASP，SOLID 和 Design Pattern关系GRASP 9大原则SOLIDSRPOCPLSPISPDIPGOFLKP （Demeter principle）GOF 23 设计模式进阶 package设计原则其他设计原则postel's lawDKY法则其他???参考 Design Pattern的目的是什么？增
Ant Design Pro of Vue是蚂蚁金服开发的一套Vue前端框架，号称可以让开发人员轻松搭建企业级的前端项目。进入官网，选择开始使用，可以看到官网提示：你的本地环境需要安装 node 和 git。我们的技术栈基于 ES2015+、Vue.Js、Vuex、Vue-Router、g2 和 antd-vue，提前了解和学习这些知识会
转载
2024-05-09 11:03:29
432阅读
Ant Design 5.0 正式发布Ant Design 5.0 已在上周正式发布。Ant Design 开发团队表示，同上一个大版本发布一样，他们将会把 v4 从主分支切换至 4.x-stable 分支进入维护状态。v4 将会继续维护 1 年时间，仍然会对 Bug 发布 Patch，但是此后不再接收新的 Feature Request。截止日期为 2023 年年底。原 v4
转载
2024-05-24 10:51:45
320阅读
架构的定义架构（Architecture）一词源于建筑领域，其本身就是建筑的意思，也有体系结构的意思。维基百科英文版里对Architecture的解释是：规划、设计和建造建筑物的过程及产物。鉴于软件工程与建筑工程一样是一项系统的工程性工作，在引入计算机领域后，软件架构就成为描述软件规划设计技术的专有名词。特别地，软件架构师一词在英文里和建筑师也是同一个词（Architect）。1972年图灵奖获得
转载
2023-08-15 12:26:00
95阅读
PowerDesigner15.1下载及安装一、PowerDesigner15.1下载二、下载并解压后，双击PowerDesigner15_Evaluation.exe开始安装三、点击Next四、选择Peoples Republic of China(PRC) ，勾选I AGREE… ，点击Next五、选择安装路径为rose文件夹(先在D盘（最好不要是C盘，我的是F盘）创建一个叫rose(自己命
转载
2024-05-10 18:58:22
282阅读
一、简介1、Ant Design ProAnt Design Pro是一款搭建中后台管理控制台的脚手架 ，基于React,dva.js,Ant Design（1）其中dva主要是控制数据流向，是纯粹的数据流，用作状态管理使用React技术栈管理大型复杂的应用往往要使用Redux来管理应用的状态，然而随着深度使用，Redux也暴露出了一些问题。dva 是一种改良Redux的架构方
转载
2024-06-12 13:24:22
43阅读
FPGA项目开发之 7 系列 FPGA IDELAY2 / ODELAY2IO 灵活性是FPGA 最大的优点之一。如果我们设计的 PCB 信号走线不完美，IO的灵活性使我们能够对齐进入设备的高速数据，帮助我们摆脱困境。 设备 IO 结构中一个经常被忽视的功能是 IDELAY2 和 ODELAY2 原语。这些原语为开发人员提供了一个由 32 个抽头组成的可编程延迟线，可提供可调节或固定的延迟。 实际
软件介绍ContextCapture是一种基于前Smart3DCapture技术开发的允许从简单照片生成高分辨率3D模型的cax\ead工具。ContextCapture的原理是分析来自不同视点的静态主体的几张照片，并自动检测对应于同一物理点的像素。从许多这样的对应关系中，可以推断出照片的相对方向和场景的准确3D形状。借助ContextCapture，用户可利用数码相机所拍摄的照片，为当前环境轻松
转载
2024-09-27 23:16:04
13阅读
Exercise1 Hello World1 新建项目2 点击图表，打开绘图工具栏3 绘制类拖动右边图标至中间窗口，修改名称。成功后左侧“包”–“Default”–“类”中出现“Display”。类的删除：点击上图“1”处，点击“delete”键（浏览器中仍存在，即模型中仍存在该类的定义）在2处右击，选择“在模型中删除”（从整个模型中移除）4 创建构造函数右击“Display”类，“新增”–“构造
转载
2024-05-28 10:21:05
81阅读
遇到的问题： 点击列表中的一个字段 ， 显示出一条指定id（其他筛选条件的）数据 解决这个问题之前，要先了解 Antd的 Table中的 Column 列描述数据对象，是 columns 中的一项，Column 使用相同的 API。 官网地址从中我们可以知道 : render 生成复杂数据的渲染
转载
2024-03-18 17:42:33
71阅读
本人window10，32位机。QT使用的是5.12.2版本。1.下载和安装QT第一步：下载QT，下载QT5.12.2版本。网站链接http://download.qt.io/archive/qt/5.12/ 下载好的.exe安装包如下： 第二步：安装QT-5.12.2。以管理员身份运行下载好的应用程序。注意这里要注册以下QT的账户，很好注册，直接用自己的邮箱注册一下就可以了。网上说可以断网直接跳
DC Ultra——Design Compiler的最高版本在Synopsys软件中完整的综合方案的核心是DC UltraTM，对所有设计而言它也是最好级别的综合平台。DC Ultra添加了全面的数据通路和时序优化技术，并通过工业界的反复证明。DC Ultra具有独特的优化技术，能满足今天设计的各种挑战。DC Ultra提供快速的具有先进水平的数据通路优化技术，能建立快速关键路径时序。另外，DC
angular 需要在node.js V10.9 以上版本使用一、搭建angulaur 脚手架1.下载并安装脚手架工具npm i -g @angular/cli2.运行脚手架工具，创建空白项目ng new myngapp013.进入空白项目并运行开发服务器cd myngapp01
npm start 或者 执行 ng serve4.进入客户端访问测试http://localhost:4200二、
设计约束文件SDC，全称Synopsys design constraints主要包括以下内容Units(Time,capacitance,Resistance,Voltage,Current,Power)单位（时间，电容，电阻，电压，电流，功率）System interface(Driving cell load) 系统接口（驱动单元，负载）Design rule constraint（max
转载
2024-07-09 16:23:14
741阅读
一、逻辑综合的主要步骤synthesis = translation + logic optimization + gate mappingDC工作流程主要分为这三步Translation ：主要把描述RTL级的HDL语言，在约束下转换成DC内部的统一用门级描述的电路（Generic Boolean Gates)（DC自己的库表现）,以GTECH或者没有映射的ddc形式展现。也就是说此阶段没有用到
转载
2024-10-30 10:30:27
150阅读
