学习文本值和基本数据类型的笔记。1.常量（Literal Value）1.1.整型常量例如：8‘b0 32'd0 '0 '1 'x 'z省略位宽则意味着全位宽都被赋值。例如：wire [7:0] sig1;
assign sig1 = '1; //sig1 = 8'b111111111.2.实型常量支持小数或者科学型表示，例如：3.14 2.0e3real a = 3.14
转载
2024-02-09 12:01:51
118阅读
c语言提供了三种预处理功能：宏定义，条件包含和条件编译。顾名思义，预处理就是在进行传统编译之前进行一些必要的处理工作。经过预处理的程序就不再包含预处理命令，最后再由编译程序对预处理后的源程序进行编译得到目标代码。为了与一般的c语言语句区分开来，预处理命令一般用#开头，而且不用“；”结尾。我现在着重讲一下条件编译的用途，以后有时间才讲讲宏定义和条件包含。 &n
SYNOPSYS—SystemVerilog入门实验2 文章目录SYNOPSYS—SystemVerilog入门实验2前言一、实验思路二、实验步骤1.声明与调用gen(）2.声明与调用send()1) 读懂时序图2) 用“代码”描述“时序图”三、知识点：随机变量赋值四、总结 前言该实验的目的为：从DUT的输入端口（端口3）发送1包数据，并由DUT的输出端口（端口7）进行输出。一、实验思路如何产生这
Verilator介绍Verilator是一种开源的Verilog/SystemVerilog仿真器，可用于编译代码以及代码在线检查，Verilator能够读取Verilog或者SystemVerilog文件，并进行lint checks(基于lint工具的语法检测)，并最终将其转换成C++的源文件.cpp和.h。Verilator不直接将Verilog HDL转换为C++或者SystemC，反之
许多书籍都是介绍systenverilog语言的语法知识的，文章中很少内容讲解怎么将程序编译并且运行的。 本文介绍在windows环境下，systemverilog利用gcc和modelsim进行编译，并且运行仿真结果，gcc(MinGW)的安装或可能遇到的问题参见本文附录，并且介绍了systemverilog与C语言、C++以及verilog语言之间相互调用。本文没有讲语法知识，用例子来阐述怎么
原创
2012-09-01 19:43:42
3904阅读
I2C 即Inter-Integrated Circuit(集成电路总线），是由Philips 半导体公司（现在的 NXP 半导体公司）在八十年代初设计出来的一种简单、双向、二线制总线标准。多用于主机和从机在数据量不大且传输距离短的场合下的主从通信。主机启动总线，并产生时钟用于传送数据，此时任何接收数据的器件均被认为是从机。I2C 总线由数据线SDA 和时钟线 SCL 构成通信线路，既可用于发送数
Notepad++是一款精致小巧的编辑器，自带Verilog语法识别功能，插件也挺好用的。尤其是利用插件实现代码片段，大大节省我们写Verilog的时间。此外少有人知道的，可以利用某款插件实现在Notepad++界面中编译Verilog的功能。下面就来说说这几个功能要如何设置。 版本：Notepad++ 7.9.1 ，32位 一、Verilog相关设置1.点击npp.7.6
在·Verilog中有两种可综合的条件结构:if(expression)
Statement block
else if(expression)
Statement block
else
Statement block
case(expression)
case item : case action
...
(default : case acti
转载
2024-09-09 20:05:08
1498阅读
附：操作符2020年2月26日15:36-算数操作符：-双目：加减乘除、求幂、取模。均同C。如果操作数的任一位为x，那么运算结果全部为x。即操作数值不确定，结果肯定不确定。-单目：正负（单目+-优先级高于双目+-），建议使用整数或实数形式表示负数。在Verilog中负数用其二进制补码表示。-逻辑操作符：逻辑与(&&)、逻辑或(||)、逻辑非(!)。1、计算结果为一位：0假、1真、x
转载
2024-07-15 20:23:42
309阅读
正常应该看文档就可以了，但是在常看的 ug 和 VCSL
原创
2023-07-31 17:33:25
717阅读
综合软件：Quartus II 一、有优先级的if语句if..else if.. else if … …else..语句中是有优先级的，第一个if具有最高优先级，最后一个else优先级最低。Quartus综合出的RTL图认为，最高优先级的电路靠近电路的输出，输入到输出的延时较短；最低优先级的电路远离输出端，输入到输出的延时较长。module single_if_late(A,
1.运算符逻辑运算符 &&//逻辑与、||//逻辑或、！//逻辑非；&&、||为双目运算符，！为单目运算符；逻辑运算符&&和||的优先级低于关系运算符，！高于算术运算符；为了提高程序的可读性，明确表达各运算符之间的关系，建议使用括号；关系运算符 <//小于、>//大于、<=//小于或等于、>=//大于或等于；进行关系运算时如果
转载
2024-02-28 11:00:24
259阅读
数字硬件建模SystemVerilog-结构体（一） 结构体结构体用于将多个变量组合在一个通用名称下。设计通常具有逻辑信号组，例如总线协议的控制信号，或状态控制器内使用的信号。结构体提供了将这些相关变量捆绑在一起的方法。结构体中的所有变量都可以单个赋值，或者每个变量都可以单独赋值。结构体包可以复制到具有相同定义的另一个结构体，并通过模块端口、任务或函数进出。结构体声明结构体是使用struct关键
转载
2024-04-26 21:48:31
286阅读
目录一、随机约束和分布1.权重分布2.集合成员和inside运算符3.条件约束4.双向约束二、约束块控制三、随机函数四、数组约束五、随机控制1.randsequence2.randcase 一、随机约束和分布rand表示每次随机化这个类时，这些变量都会赋一个值。randc表示周期随机性，即所有可能的值都赋过后随机值才可能重复。随机属性需要配合SV预定义的类随机函数randomize()使用。即只
转载
2024-07-04 05:27:02
283阅读
c++条件编译详解本篇文章专注于解答在《c++预处理器》一文中提出的问题，并进一步提升对c++条件编译的认识。通常，源文件中所有内容都要参加编译，但是在某些时候，可能希望源文件中某些部分在满足某些条件的情况下才进行编译，这就是所谓的条件编译。有趣的是，对于c++的初学者来说，没有条件编译照样可以写出可以良好运行的程序，所以条件编译的知识常常会被忽视。但事实上，条件编译非常有用。要注意，对于一些小型
转载
2023-07-27 23:03:08
67阅读
条件编译指令将决定哪些代码被编译，而哪些是不被编译的。可以根据表达式的值或者某个特定的宏是否被定义来确定编译条件。#if、#else、#elif和#endif指令一般形式有如下几种（1）#if表达式//语句段1#else//语句段2]#endif如果表达式为真，就编译语句段1，否则编译语句段2[1] （2）#if表达式1//语句段1#elif表达式2//语句段2#else//语句段3#e
转载
精选
2015-11-19 11:27:38
2435阅读
1、ifdef#ifdef XXXXX......#endif假设XXXXX被定义了，则编译上述代码。2、ifndef#ifndef XXXXX......#endif假设XXXXX没有被定义，则编译上述代码。3、if#if XXXXX.....#endif假设XXXXX被定义了。而且值为真。则编译上述代码。4、if define#if define(XXXXX)......#endif先定义XX
转载
2017-04-30 10:36:00
127阅读
2评论
这段代码实现了条件编译的示例，最基本的功能可以用来进行调试代码......
原创
2022-10-14 10:35:31
59阅读
有些程序在调试、兼容性、平台移植等情况下可能想要通过简单地设置一些参数就生成一个不同的软件，这当然可以通过变量设置，把所有可能用到的代码都写进去，在初始化时配置，但在不同的情况下可能只用到一部分代码，就没必要把所有的代码都写进去，就可以用条件编译，通过预编译指令设置编译条件，在不同的需要时编译不同的代码。（一）条件编译方法 条件编译是通过预编译指令来实现的，主要方法有：1、#if, #elif,
转载
精选
2008-01-23 01:00:48
1324阅读
在设计头文件时，应使其可以多次包含在同一个源文件中。我们必须保证多次包含同一个头文件不会引起该头文件定义的类和对象被多次定义。使得头文件安全的通用做法是使用预处理器定义的条件编译。预处理器允许我们自定义变量，为了避免名字冲突，预处理器经常用全大写字母表示。预处理器变量有两种状态：已定义和未定义。#define命令接受一个名字并将其定义为预处理器变量。#ifndef命令检测指定的预处理器变量是否未定
原创
2014-05-30 16:47:14
623阅读
