近期中芯国际高层表示N+1工艺即将量产，业界预期该工艺相当于台积电的7nm工艺；另外中科院表示它研发的risc-V架构的香山核心以28nm工艺生产的芯片性能已达到较为先进水平，预计下一代香山核心的性能将赶上ARM当前领先水平，这预示着国产芯片的发展进入新阶段。一、芯片制造工艺多条道路推进芯片制造工艺可谓国产芯片的瓶颈，当前国产最先进的芯片制造工艺为14nm，这相当于台积电在2015年量产的16nm
转载
2023-08-21 17:37:50
10阅读
通常咱们拿到芯片的datasheet第一点需要关注的就是芯片的系统架构。下图就是STM32F103的系统架构图：首先cortex内核是ARM公司的数字电路流片的产品，数字电路也就是逻辑电路经过FPGA测试符合要求后流片产生IP，这是ARM公司的业务。然后ARM公司通过授权把cortex内核卖给ST公司等等芯片公司。芯片公司根据客户需求在内核的基础之上，首先连接总线，在总线上会连接各种类型的外设，比
转载
2023-08-08 14:02:08
221阅读
当前以深度学习为代表的人工智能迎来第三次爆发，这对底层芯片计算能力更高需求。人工智能运算具有大运算量、高并发度、访存频繁的特点，且不同子领域(如视觉、语音与自然语言处理)所涉及的运算模式具有高度多样性，对于芯片的微架构、指令集、制造工艺甚至配套系统软件提出巨大挑战。AI 芯片作为专门针对人工智能领域的新型芯片，相较传统芯片能更好满足人工智能应用需求。根据部署位置，AI芯片可以分为云端(数据中心)芯
转载
2024-06-12 15:22:58
32阅读
架构设计的输出之一就是架构功能规范，这是芯片设计最重要的文档之一。 下面给出一个SoC架构设计规范的例子作为参考，该芯片包含一个处理器子系统、一些硬件功能模块和一些顶层设计模块。其中处理器运行的固件也作为架构设计的一部分。1. 文档介绍（Introduction）这部分用来介绍文档本身的一些信息。1.1 目的和范围（P
转载
2023-07-18 11:42:49
151阅读
目录前端（逻辑设计）后端（物理设计） 前端（逻辑设计）需求分析：客户向fabless提出设计要求，fabless将其翻译为对芯片产品的技术需求。算法设计：使用高级编程语言如C++设计和优化芯片钟所使用的算法；使用建模仿真工具如MATLAB进行浮点和定点的仿真，进而对算法进行评估和优化。功能架构设计：根据分析的功能需求以及算法分析的结果，设计芯片架构。此外，架构师将系统功能进行分解和细化，形成SP
转载
2023-07-20 23:15:20
238阅读
为了方便树莓派(Raspbery Pi)、工业型嵌入式计算机、嵌入式物联网开发板及各型个人计算机或工业计算机(IPC)，可以直接利用USB连接LPWAN通讯模块，这里分享了一款以MTK MT2625设计的USB Dongle 可以让您快速利用树莓派Python 语言或x86 Base 的IPC以 .NET架构连接USB NB-IoT存取云端信息。这款NB-IoT USB Dongle 采用Quec
转载
2024-06-25 08:22:57
155阅读
# 芯片架构查看方案
## 引言
在开发嵌入式系统或进行硬件调试时，了解芯片的架构是非常重要的。芯片架构决定了芯片的性能、功能和资源分配等，对于代码的编写和优化有着重要的影响。本文将介绍如何通过代码示例来查看芯片的架构信息。
## 方案概述
我们将使用C语言编写一个简单的程序，在程序中通过特定的指令来获取芯片的架构信息。具体来说，我们将使用ARM架构作为示例，通过读取ARM体系结构的特殊寄存器
原创
2023-10-28 13:44:18
28阅读
在今天的技术背景下，了解某个特定芯片的架构变得尤为重要。这不仅关系到硬件性能的优化，还有助于在实际应用中进行更有效的编程和资源配置。但是很多人常常不知道如何快速有效地查找芯片架构。本文将带您详细了解“芯片架构怎么查”的问题解决过程。
## 问题背景
用户在开发项目时，发现无法确定所使用芯片的具体架构，导致编译和运行时出现兼容性问题。以下是事件的时间线：
- **第一周**：接到项目需求，确定
## 如何查找芯片架构
### 引言
在现代计算系统中，芯片架构是设计和性能的基石。不论是个人电脑、服务器，还是嵌入式系统，了解所使用芯片的架构对于开发应用程序或进行系统优化至关重要。本文将介绍如何查找芯片架构，包括操作系统的指令、工具以及一些示例代码，帮助你更好地理解和掌握这一过程。
### 1. 理解芯片架构
芯片架构是指处理器内部的设计，包括其指令集、数据通路和控制逻辑等。不同的架
# 查芯片架构类型的项目方案
## 引言
在现代电子设备中，芯片架构的选择至关重要，它直接影响到产品性能、功耗、成本及开发周期等多方面因素。因此，了解如何查找和识别芯片架构类型成为了工程师的一项基本技能。本文将为您提供一个系统的解决方案，并展示相关的代码示例。
## 项目目标
本项目旨在构建一套可自动识别芯片架构类型的工具。该工具将能够通过设备信息、硬件特征以及其他相关数据，快速分析并确认
原创
2024-09-05 03:54:30
46阅读
目录 前言1、芯片设计流程图2、数字IC设计的流程及每个流程需要做的工作1.1确定项目需求1.2前端设计1.3后端设计 前言数字IC设计流程是IC从业者的第一课。无论你是做前端，后端，还是验证，都需要对芯片的整个设计流程有个基本的了解。这一块内容，你可以不深入了解，但不能不知道！1、芯片设计流程图设计流程：
转载
2023-10-18 13:44:08
137阅读
（一） 架构、框架、模式是一种从大到小的关系，也是一种组合关系。 架构一般针对一个行业或一类应用，是技术和应用完美的结合。 框架因为比较小，很多表现为中间件，框架一般是从技术角度解决同类问题，例如J道数据增删改查框架就解决了所有数据库系统中大量数据增删改查的功能开发，框架是从技术的横切面去解
转载
2023-08-30 17:25:14
31阅读
# 查看MAC芯片架构的项目方案
随着MAC系列产品的普及，越来越多的开发者和用户需要了解MAC芯片的架构，以便为其开发和优化应用程序。这篇文章将介绍一种系统的方法，通过编写脚本来查看MAC芯片的架构信息，并提供代码示例及相关图示以辅助理解。
## 1. 项目方案概述
该项目的目标是利用系统自带的工具和一些脚本来获取MAC芯片的架构信息，包括处理器类型、频率、核心数等。我们将使用Python
原创
2024-10-24 04:30:42
75阅读
在一个新的ARM SoC上，如何移植Linux。1、介绍Linux 3.x之后的内核在底层BSP上做了哪些优化。2、如何提供操作系统的运行节拍。3、中断控制器驱动以及它如何为驱动提供标准接口。4、多核SMP芯片的启动。5、作为Linux运行底层基础设施的GPIO、pinctrl（管脚控制器）、时钟和dmaengine驱动。本章有助于工程师理解驱动调用的底层API的来源，以及直接进行Linux的平台
转载
2024-01-24 10:38:02
149阅读
指令的强弱是衡量CPU性能的重要指标，从现阶段的主流体系结构看，指令集可分为复杂指令集(CISC)和精简指令集(RISC)两部分，代表架构分别是X86和ARM、MIPS，其中CISC体系主要用于服务器、PC、网络设备等高性能处理器CPU，RISC体系多用于非x86阵营高性能微处理器CPU。 一. 主流芯片架构技术特性对比分析 ARMRISC是为了提高处理器运行速度而设计的芯片体系，它
转载
2023-08-21 20:18:34
112阅读
如下为龙芯3A系列其中一款4核处理器、以及LS2H/LS7A桥片组成的电脑基本结构图。一、CPU侧1）该CPU包含1个NUMA节点(4核处理器龙芯3A系列包含1个NUMA节点，8核处理器龙芯3B系列包含2个NUMA节点)。每个NUMA节点包含4个CPU核(每个CPU核都有自己的本地L1 Cache)，两个内存控制器、两个 HT 控制器、一个L2 Cache组成。 其中HT0 控制器用于多
转载
2023-08-21 11:19:31
2064阅读
概述随着人工智能的热潮和AI算法的广泛应用，深度学习已成为当前AI研究的重点，在自动驾驶领域，环境感知、传感器融合、控制决策等等都会多少涉及到深度学习，而自动驾驶性能的优劣直接和AI算法相关，说白了就是深度学习算法的优劣。要想在面对海量数据的并行运算的同时做到高效、可靠，那就意味着承载AI算法的计算平台需要提供足够的性能加速，也就是AI芯片的算力要足够用，同时考虑其他因素，功耗还不能超标，能效比越
转载
2023-07-18 23:00:25
4阅读
SoC（System on Chip）的定义多种多样，由于其内涵丰富、应用范围广，很难给出准确定义。一般说来， SoC称为系统级芯片，也有称片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术，用以实现从确定系统功能开始，到软/硬件划分，并完成设计的整个过程。片上系统从狭义角度讲，它是信息系统核心的芯片集成，是将系统关键部件集成在一块芯
转载
2023-08-29 14:44:04
868阅读
DiffServ：区分服务体系结构 （DiffServ: Differenciated Service ） 区分服务体系结构（DiffServ）定义了一种可以在互联网上实施可扩展的服务分类的体系结构。一种“服务”，是由在一个网络内，在同一个传输方向上，通过一条或几条路径传输数据包时的某些重要特征所定义的。这些特征可能包括吞吐率、时延、时延抖动
达芬奇架构是基于AI计算功能设计的，并基于高性能3D Cube计算引擎，极大地提高了计算能力和功耗比。 根据达芬奇架构，进行了以下优化： 多核堆栈用于并行计算能力扩展 通过设计片上存储器 on-chip memory（高速缓存/缓冲区Cache/Buffer）以缩短Cube操作和存储距离，减少了对DDR的访问，并减轻了冯·诺依曼的瓶颈问题。 在计算和外部存储之间设计了高带宽片外存储器（HBM），以
转载
2023-09-10 17:20:12
84阅读
