IC公司认可的数字IC_FPGA设计课程

Our goal: help you making good designs, not just find a job ...

用3天的薪水，掌握40万年薪工作的必备技能。

Sky主讲：腾讯课堂金牌讲师，15年数字IC前端设计经验。

经过IC设计公司认可的培训课程，已有数家IC设计公司采用本课程为新人做技术培训。

课程源自台湾大厂数字IC工程师培训课，添加9个数字IP设计实例，让有电子信息相关背景的同学能顺利上手数字IC/FPGA设计，完成小白到初出茅庐，再到高级工程师的蜕变。学习、理解课程内容后，数字IC/SOC/FPGA设计的笔试、面试问题，也能轻松应对。

1.课程特色：

Ø注重设计原理的讲解，突出：what -> how ->why -> do it better；让学员能举一反三。

Ø内容全面，从晶体管原理一直讲到一个由BUS连接的数字系统。涵盖：CMOS晶体管原理，门电路单元原理，组合逻辑电路结构（MUX，加法，减法，乘法，除法），SRAM结构与控制，Verilog语言，跨时钟域电路设计， STA与DC综合，APB/AHB/AXI，IP设计范例（pipeline设计，跨时钟域，async fifo, AHB-SRAM接口等），EDA工具使用（Modelsim, Debussy, nLint, Vivado, DC）, FPGA设计入门与实践。

Ø设计实例丰富，参考代码规范，便于学员学习模仿。课程含9个数字IP设计实例。

Ø技术支持到位，技术交流QQ群（877205676）及时解决入门技术问题。

2.课程目标

  让有电子信息背景的学员能顺利入行数字IC/FPGA设计。掌握数字IC/FPGA设计的专业知识，有能力从小白到初出茅庐，再到高级工程师，挑战年薪40万的工作岗位。

3.课程内容

CMOS晶体管原理	内容	PMOS/NMOS开关模型；Cell的delay/transition；Cell library的PVT corner。
	目的	明白cell为什么会有delay，由哪些因素决定；STA/post sim为什么要跑多个corner；开始培养Think in Hardware。
门电路原理	内容	底层NAND/OR 等cell功能与PMOS/NMOS连接关系；DFF的setup/hold time深入理解分析。
	目的	理解基本组合逻辑单元的工作原理和power消耗的来源；深入理解什么是setup/hold，为后续DC/STA/Timing constraint做准备。
常用组合逻辑电路结构	内容	MUX；加/减法器(ripple adder/carry select adder/carry look ahead adder/BK tree adder)；乘法器(Booth encoding, CSA tree)；除法器。
	目的	开始预估RTL coding后的实际电路结构，对电路DC综合后的delay能较准确的预估；开始理解performance、area、power之间的trade off。
SRAM结构与控制	内容	SRAM IO与读写控制；SRAM read delay与DFF Ck->Q delay的差异。
	目的	熟悉SRAM的读写操作；理解为啥SRAM dout建议先加DFF再接入组合逻辑。
可综合Verilog语法解析	内容	数字前端设计流程与工具介绍；可综合Verilog语法梳理；Verilog组合逻辑设计（MUX；译码器；加/减法器；乘法器；除法器）；时序逻辑设计；FSM设计；generate使用；参数化IP设计介绍；基于Verilog的TestPattern编写。
	目的	进一步培养Think in Hardware，明白verilog code与HW底层结构的对应关系。
你的第一个数字IP设计	内容	z-scan order（H.265中，一个CTU内部给CU的处理顺序控制）。
	目的	熟悉一个数字模块的设计与功能仿真，培养Think in HW。
数字电路仿真工具介绍	内容	Modelsim仿真工具使用介绍；VCS仿真工具使用介绍；Debussy/Verdi调试工具介绍；nLint代码检查工具介绍。
	目的	熟悉RTL仿真、调试EDA工具的使用。
IP设计实例	内容	Cycle级pipeline设计实例：BIN2BCD设计，SAD_Cal设计，Arbiter设计，data sorting（采用脉动(systolic)结构）。
	目的	根据实际题目，做设计架构，RTL编码、仿真、debug。进一步理解HW处理与SW处理的差异；培养先有电路结构（"思想"），再用Verilog语言描述电路（"思想"）的硬件设计思维（Think in Hardware）。
跨时钟域电路设计	内容	跨时钟域电路原理；基本同步电路结构；异步FIFO设计与分析。
	目的	掌握跨时钟域时的电路现象与处理方式。
跨时钟域电路设计实例	内容	bit双向handshake同步电路设计实例；async fifo设计实例。
	目的	通过设计实例，深入理解跨时钟域的理论知识，并结合实际正确完成跨时钟域处理。
STA与DC综合	内容	STA 原理与Timing constraint的类型；clock属性介绍（clk tree，jitter，skew，duty cycle，transition，latency）；认识cell library；理解DC/PT中cell delay的计算方法；DC综合实例讲解（含综合script）。
	目的	深入理解STA分析的原理与每条SDC constraint对应的物理意义；理解DC综合中每条指令的含义与作用。
数字IC/FPGA设计架构课：On-Chip-Bus精讲	内容	DDR行为介绍（R/W的active/precharge, bank interleave）；Cache行为介绍（write through/write back/RW allocate；On-Chip总线数据传输原理；APB总线介绍；AHB总线介绍；AXI总线介绍；AHB/AXI总线对比；Bus-Arbiter/Bus-Matrix/Bus-NOC介绍；AXI总线效率提升；其它片上总线。
	目的	理解一个SOC中数据传输的方式；对APB/AHB/AXI协议有深入理解（AHB中hready的用法；AXI中 command outstanding, data out-of-order等）；深入理解如何分析、提高bus的效率；如何平衡efficiency与latency。
On-Chip-Bus设计实例	内容	APB接口的SRAM controller设计；AHB接口的SRAM controller设计（支持所有burst type）。
	目的	掌握如何把APB/AHB协议转化为一个数字IP，帮助理解APB/AHB协议。
Gate-Sim	内容	Pre-Gsim/Post-Gsim的使用方法；False-Path在Gate sim时的处理方法。
	目的	掌握Gate sim的方法。
FPGA设计基础	内容	FPGA底层结构(LUT/DFF/Latch/SRAM/DSP/PLL/IO)；clock tree in FPGA (compare with ASIC)；FPGA中SRAM/ROM使用；FPGA Implementation：constraint (timing and FPGA special)/synthesis/place&route/result check/timing constraint correction；ASIC prototype on FPGA。
	目的	掌握FPGA器件的底层原理，FPGA设计使用方法，ASIC项目在FPGA上的emualtion方法。
数字IC前端设计展望	内容	HLS介绍；致谢。
	目的	了解未来数字IC前端设计的发展方向。

4.目标受众：

     课程面向电子类大三及以上在校生；数字IC/FPGA设计从业3年内的工程师；或希望转岗数字IC/FPGA设计的人员；需要具备如下基础知识：数字电路基础，微机原理，C/C＋＋语言。

5.课程链接

 

6.技术交流QQ群：877205676。

---------------------------------------------------------------------------------------------------------------------------

讲师简介：

sky：2006年成都电子科技大学毕业；数字电路前端设计从业15年；前Verisilicon Senior Staff Engineer；主要做视频IP设计（H.264/H.265编解码器设计，JPEG编解码器设计），神经网络CNN加速器IP设计。参与7颗ASIC/SOC芯片的开发（量产3颗）。申请3篇国家发明专利。