因为ZYNQ PS PL 部分的电源有上电顺序的要求,在电路设计中,按照ZYQN 的电源要求设计,上电依次为1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO,下图为电源的电路设计:

 

Zynq中FPGA上电时序_java

ZYNQ芯片的电源分PS系统部分和PL逻辑部分,两部分的电源分别是独立工作。PS系统部分的电源和PL逻辑部分的电源都有上电顺序,不正常的上电顺序可能会导致ARM系统和FPGA系统无法正常工作。

PS部分的电源有VCCPINTVCCPAUXVCCPLLPS VCCO

VCCPINTPS内核供电引脚,接1.0V

VCCPAUXPS系统辅助供电引脚,接1.8V

VCCPLLPS的内部时钟PLL的电源供电引脚,也接1.8V

PS VCCOBANK的电压,包含VCCO_MIO0VCCO_MIO1VCCO_DDR,根据连接的外设不同,连接的电源电源也会不同,VCC_MIO0连接3.3VVCCO_MIO1连接1.8VVCCO_DDR连接1.5VPS系统要求上电顺序分别为先VCCPINT供电,然后VCCPAUXVCCPLL,最后为PS VCCO。断电的顺序则相反。

Zynq中FPGA上电时序_java_02

PL部分的电源有VCCINT, VCCBRAM, VCCAUXVCCO

VCCPINTFPGA内核供电引脚,接1.0V

VCCBRAMFPGA Block RAM的供电引脚;接1.0V

VCCAUXFPGA辅助供电引脚1.8V

VCCOPL的各个BANK的电压,包含BANK13BANK34BANK35BANK的电压连接3.3VPL系统要求上电顺序分别为先VCCINT供电,再是VCCBRAM, 然后是VCCAUX,最后为VCCO。如果VCCINTVCCBRAM的电压一样,可以同时上电。断电的顺序则相反。