640*480分辨率 vga时序原理 像素时钟 25.2Mh 下面是水平同步脉冲信号在一个周期内波形。 编号上面带有星号的表示输出像素数据。（它是一个时钟周期，这里没画好） 由图可知，行信号，有效像素时钟是640个时钟，一行是800个时钟。行脉冲信号上升沿之前是96个时钟的低电平。上升沿之后是48个时钟高电平。紧接着是640个时钟的数据。最后是16个时钟的高电平。它是周期信号周期为T **
一个简单的vivado工程，编译之后，会产生几十MB的文件。 当想备份文件的时候， 此时需要清理一下文件。许多文件是不必要保存的。 新建一个记事本文件。 输入 reset_project ，然后保存。 修改文件名为 del.tcl .把它考到工程文件夹下面。 打开vivado 工程， “Tools”--->"run tcl Script..." 随后会打开对话框，在里面选择刚
代码简单，有4个led灯。 当按下按的时候， led灯会随着输入4个bit数来亮灭。 这个按钮信号就是en， 数据是dat4. 想用VIO来测试。这里仅仅是记录下VIO的使用。下面代码。 `timescale 1ns/1ns module topVio(clk50M, rst_n, led3 ,led2,led1,led0);input clk50M;input rst_n;output
忙了两天其他的事，我又开始找时间写了这篇文章，今天写的这个其实很早我就想记录下了，以前学数电的时候好像就有接触到相关的一些概念，但是后来学FPGA以后没太注意，感觉没什么关系，直到多次遇到梗以后才想着对这些概念重新了解下，特别是上几个月在求职的时候发现一些公司在招聘要求上写了需要对FPGA的架构要熟悉，那时候我还对架构有点懵逼，差点就不想玩了，然后耐着性子重新去找资料看了下，原来这些已经有过接触，
1：如何添加ILA 单击 IP Category ， 网上有很多。 这里不废话 注意，在设置ip核的时候，可以不用理会probe0, probe1,（等在代码里想好之后，要观察几个信号，还可以再返回来设置） 就是你要抓取的波形的信号。 可以设置位宽。 这些如果设置错误，还可以单击产生好的ip界面那里修改。修改好后，点击确定，他会产生一次新的ILA核 2； 添加完了之后， 要在.V文件里面，
1： 代码里面加好ILA之后。 编译下载， 然后会出现 波形查看界面这个界面叫 Waveform-hw_ila_1, 当想查看工程源文件的时候， 点击 Flow->ProjectManager会发现波形查看窗口，不见了。 要想再抓取波形？怎么办？找了好久都找不到？难道要重新下载一次bit文件？ 经过摸索， 此时只要点击 Flow菜单下的 HardwareManager就可以看到波形窗口
汽车做诊断的时候，汽车的obd座子，插的OBD头，布局如下。 它是一个梯形。 把座子倒过来（长的一侧在上面，短的一侧在下面，叫做到梯形)。如下图分布 上面一拍插针，从右边往左边数，分别是1,2...9号针脚. 下一排插针也是从右往左，依次是9,10，...16针脚。 ______________________________________
[Microsoft][ODBC SQL Server Driver][DBNETLIB]SSL 安全错误[Microsoft][ODBC SQL Server Driver][DBNETLIB]ConnectionOpen (SECCreateCredentials()).最近在查程序退出问题，发现日志里面，有这个ConnectionOpen . 从字面上理解，连接打开。难道是连接用完，没有关闭
Copyright © 2005-2024 51CTO.COM 版权所有 京ICP证060544号
