Alex_rz的博客_systemC

关于systemC线程函数中wait语句的各种用法

在线程方法中必定会使用到线程语句wait，而wait有多种使用方法：（1）wait（）不带参数：等待敏感量列表上的事件，不管是哪个事件。（2）wait(port.posedge_event()) or wait(port.negedge_event()): 等待某个端口

wait

systemC

原创 2018-07-07 10:27:52 9156 阅读

systemC的仿真平台书写

测试平台的功能一般为：（1）产生激励信号驱动dut（design under test）（2）记录信号的输出，并与期望值进行比较main.cpp文件的格式： include headfiles int sc_main(int argc ,char * argv[]){ &nb

systemC

平台书写

原创 2018-07-07 09:50:50 3065 阅读

systemC三态建模

在verilog或systemVerilog中出现三态时我们需要使用wire语句声明类型，而在systemC中我们则是需要另外的一些类型： sc_signal_rv &nbs

systemC

三态建模

原创 2018-07-07 09:04:30 1734 阅读

systemC构建时钟分频器

时钟分频一般有两种，奇分频和偶分频，下面通过类中的普通函数方法分频：分频器代码：#include "base.h" #ifndef CLKDIVIDER #define CLKDIVIDER const unsigned int N =

systemc

分频器

原创 2018-07-06 20:44:19 1759 阅读

systemC的错误

刚刚在写时钟分频时systemc内核警告了，截图如下：在网上看了原因：是由于初始化操作不可在构造函数中所导致的，需要在方法中初始化。之后，还有警告：说明现在语法已经修改了，sensitive_pos和sensitive_neg需要使用pos（）与neg（）方法了。官网上的留言也证实了这点。

systemc

错误

原创 2018-07-06 19:42:35 1090 阅读

systemC的同步时序建模

systemC的时序逻辑建模systemc的时序逻辑方法分为两种：1) 静态时序逻辑：使用关键字sensitive，sensitive_pos , sensitive_neg ：使得触发为值触发，正跳边沿触发，负跳变沿触发这种触发方式为静态触发方式。2）动态时序逻辑：在挂

systemC

同步

时序建模

原创 2018-07-06 17:05:07 2309 阅读

systemC构建格雷码和二进制的转换

废话不多说，直接上实现：simulus是gray码信号发生器的实现：simulus.h: include "base.h" #ifndef SIMULUS #define SIMULUS const unsigned int size=4; &

gray bin systemc

原创 2018-07-06 15:59:59 1085 阅读

systemC的组合逻辑建模

一般声明systemC类模块的格式为SC_MODULE(类名）{ 端口声明： sc_in sc_out sc_inout 在内部链接可能需要使用的信号声明需要使用的

systemC

逻辑建模

原创 2018-07-06 13:10:01 2718 阅读

systemC全加器建模

博主今天刚看完systemC的时序建模和组合建模部分，就开始写sc代码了，但遇到了很多错误。。。base.h头文件：#ifndef _base_ #define _base_ #include "systemc.h" #include <iostream> #endif关于全加器的定义 full_adder.h ：#inclu

systemc

全加器

建模

原创 2018-07-04 20:33:14 2388 阅读

关于syetemC的数据类型

一值保持器----------端口：从端口上来看，端口分为三类：（1）sc_in<type>（2）sc_out<type>（3）sc_inout<type>ps：内部连线的类型sc_signal二基本的数据类型：（1）systemC自我扩展的类型：位类型sc_bit:此种类型数据的值只能是1或者0，支持c语言中的位操作位向量sc_bv<n>：定义为任

systemC

数据类型

原创 2018-06-29 16:27:25 3483 阅读

systemC入门

在硬件仿真上的语言不是很多，主流的有vhdl，verilog，systemverilog以及systemC。systemC是一种系统级语言也是一种硬件仿真的语言，它是由c++经过修改得到的。想比于其他的硬件语言，它主要有以下的优势：（1）更高的仿真速度（2）硬件与软件的协同仿真（3）体系的架构探索一般的数字系统开发有以下的部分，它们由高向低逐步进行：（1）c/c++形成可执行规范（2）RTL级的设

sytemC

入门

原创 2018-06-29 09:38:22 7946 阅读

官方博客	全部文章	热门标签	班级博客
了解我们	网站地图	意见反馈

鸿蒙开发者社区	51CTO学堂
51CTO	软考资讯

51CTO博客

Alex_rz的博客