分频即分割频率，把周期增大，频率减小。由于晶振产生的时钟信号频率是固定的，因此当需要其他周期的时钟信号时就需要分频。例如，一个时钟源的周期为1ms，其频率为1000Hz，经过二分频，1000Hz频率就会减少为500Hz，周期增加为2ms。1.偶数倍分频偶数倍分频通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N-1时，输出时钟进行翻转
/*****************************************************************************通用串行异步收发器8251的Verilog HDL源代码******************
原创
2022-10-10 16:21:29
173阅读
001_veriloghdl 扫盲文—笔记&勘误2014/10/31原文作者：akuei2联系方式：blog.ednchina.con/akuei2勘误001：Page 30.1 各种HDL语言 下面的几段里的VDL应为VHDL。勘误002：Page 30.2 HDL语言的层次 上面的一行 笔记 应...
原创
2022-06-29 16:19:47
64阅读
verilogHDL组合逻辑 时序逻辑条件语句-ifmodule compif(a,b,c,d,e);input a,b,c,d;output e;r
原创
2023-03-01 09:46:08
28阅读
回顾出来后研发部工程师和软件工程师的日子 第三讲VerilogHDL基础 Verilog H
原创
2023-03-01 09:46:31
17阅读
目录1.1. VerilogHDL/SystemVerilog1.2. Code Alignment1.3. Bracket Pair Colorizer1.4. Tabout1.5. ICON1.6. TCL Language Support1.7. GBKtoUTF81.8. hexdump for VSCode1.9. keymap .etc1.10. Gitlens1.11. Syste
准备写点关于FPGA设计与验证的流水账，当做笔记。软件环境:Vivado,QuestaSim；设计语言：VerilogHDL;验证语言：SystemVerilog，TCL;验证环境：UVM/OVM;希望自己能长期坚持。
原创
2013-06-07 22:16:55
649阅读
#0.计算机组底层的电路只认识0和1，并没有任何数制和逻辑的概念。#1.首先在计算机中数字分为 定点数和浮点数； 定点数又分为定点整数和定点小数；定点整数有无符号和有符号两种 ；这里主要讨论无符号数和有符号数在计算机中是如何存储以及在VerilogHDL语言中如何使用。#2.VerilogHDL语言中除了integer类型之外的所有数据类型默认都是无符号类型；
数据序列检出器设计 一、输入：数据流，二进制数据； 1、编写veriloghdl模块，能够检出数据流中含有数据（10111）的个数（计数范围1-99） 2、用状态机实现。提交：源代码及注释，仿真波形图
软件：Quartus IIAltera公司的综合性CPLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。语言: VHDL（Very-High-Speed Integrated Circuit Har
转载
2023-08-15 14:56:44
110阅读
硬件部分
第一步：硬件入门
1、初级
n 先学习DSP的硬件基础：CPU结构（了解）、中断、EMIF、HPI、GPIO、SPI、Timer、供电方式、时钟
n 了解DSP互连的存储器：SDRAM、FLASH、FIFO、双口RAM、SDSRAM等（不需深入研究）
n 了解CPLD/FPGA的硬件结构、连接原理、VerilogHDL编程语
转载
2012-06-03 22:34:33
266阅读
Quartus II 18.0软件简介：Quartus II 18.0是一款综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus II 18.0软件下载：[软件全称]：Quart
原创
精选
2022-06-21 13:43:35
1802阅读
对于VerilogHDL语言中，经常在always模块中，面临两种赋值方式：阻塞赋值和非阻塞赋值。 对于初学者，往往非常迷惑这两种赋值方式的用法，本章节主要介绍这两种文章的用法。其实，有时候概念稍微不清楚，Bug就会找到我们，下面一文扫清阻塞赋值和非阻塞赋值所有的障碍。 基本概念阻塞赋值（Blocking Assignment） 阻塞赋值的基本描述格式为：［变量］ =
循环语句VerilogHDL中提供了4种循环语句，可用于控制语句的执行次数，分别为：Ø for 循环：执行给定的循环次数；Ø while 循环：执行语句直到某个条件不满足；Ø repeat 循环：连续执行语句N次；Ø forever 循环：连续执行某条语句。其中，for、while是可综合的，但循环的次数需要在编译之前就确定，动态改变循环次数的语句则
Quartus II是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。电子电工课程设计中需要学习使用该软件，安装比较繁琐，特别记录下来。 Quartus II
注：平台需机构邮箱注册，还支持Perl、python等脚本语言以及UVM验证。1.数据类型VerilogHDL中有2种变量类型：wire和reg，这两种变量是4值类型的（即有四种状态）。SystemVerilog在此基础上拓展了一种变量类型：logic类型，该变量类型可以取代wire型变量和reg型变量。但需要注意的是，logic型的变量不能够有多个结构性的驱动，所以在对inout端口变量进行声明
FPGA设计算法依次需要完成MATLAB浮点仿真 MATLAB定点仿真 verilogHDL定点运算以及数据对比的流程。其中浮点到定点的转换尤为重要，需要在数据表示范围和精度之间做出权衡。另外掌握定点运算规则是硬件实现算法的前提。这篇博文介绍了在用FPGA设计实现算法中的一些基础知识，比较全面。介绍FPGA是纯粹的硬件设计，当进行算法设计时，Verilog综合后的就是硬件逻辑电路。因此，进行算法设
转载
2023-09-01 08:36:43
163阅读
任务描述本关任务：本关我们会利用while循环语句对rega这个八位二进制数中值为1的位进行计数。请大家参考while循环语句的实现方法，利用for循环使用来实现对rega这个八位二进制数中值为1的位数进行计数。相关知识VerilogHDL中提供了4种循环语句，可用于控制语句的执行次数，分别为：forever 循环：连续执行某条语句。repeat 循环：连续执行语句N次；while 循环：执行语句
作者西南交通大学研究生导师邸志雄博士。工欲善其事，必先利其器，代码可综合设计能力、电路设计方法学、领域特定架构和算法理论，是提升和精进FPGA技能的必要基础。不需要FPGA开发板实物，也能够在家学习和夯实这些基础知识（ps：注意，如果长期学习FPGA，有一块FPGA开发板是非常必要的。本文章重点针对短期留守在家的同学。）。0、FPGA入门基础具备基本数字逻辑基础、基本VerilogHDL编写能力。
转载
2023-07-26 10:36:34
54阅读
