001_veriloghdl 扫盲文—笔记&勘误
2014/10/31
- 原文作者：akuei2
- 联系方式：blog.ednchina.con/akuei2
勘误001：
Page 3
0.1 各种HDL语言 下面的几段里的VDL应为VHDL。
勘误002：
Page 3
0.2 HDL语言的层次 上面的一行 笔记 应为 笔者。
勘误003：
Page 5
0.4 Verilog hdl语言真的有那么难掌握？ 上面一段倒数第三行括号里的文字 很习 应为 很习惯。
勘误004：
Page 5
代码module Add_module
always的敏感列表CLK和RSTn之间缺一个or 或 ，
rTemp <= 16'b0;而不是4’0
勘误005：
Page 11
输出选择器的always @（）代码最后一行，Q 应为 rQ
勘误006：
Page 21
上面的代码块里，复位后 rLED<=4’b0001; 而不是 4’b0000
勘误007：
Page 21
下面的代码块里，case的分支1应为 1:
勘误008：
Page 22
代码块case语句里，0分支的Sum<=8’d0;缺;
勘误009：
Page 22
代码块里，case的分支1应为 1:
- 如何把verilog hdl掌握好？
第一是Verilog HDL语言结构（建模）；第二是Verilog HDL用法（仿顺序操作）。
- 笔者所设计的实例都是直接下载到开发。如果读者无法很好掌握时序的概念，仿真会非常不好使的。先把建模学好再谈什么仿真…
- Verilog hdl语言有两个部分，综合语言和验证语言。
- 0.7 Verilog hdl的综合语言
Eg01. reg和wire；
Eg02. always @（）的多样性；
Eg03. =和<=赋值；
Eg04. * / %；
- 低级建模的基本单元：功能模块、控制模块、组合模块。
