一般的SystemVerilog专业书不会全方位细致的讲SV，所以过一遍Accellera的SV LRM还是很有必要的。IEEE SV标准: IEEE 1800-2017 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification LanguageAccellera的SV L
转载
2024-07-04 17:12:46
50阅读
Verilog HDL 设计一个电子钟基于 Verilog HDL 设计电子钟，能够进行正常计时，时间调整，时间复位的模式选择。 文章目录Verilog HDL 设计一个电子钟设计思路复位设计计时设计调整设计关键代码源代码设置引脚 设计思路电子时钟分为主模块(time)和数码管模块(smg)： 主模块用来控制时、分、秒的逻辑，数码管模块用来显示时间；计时实际就是进行计数，间隔为1秒； 60秒：分成
1. 过程块1.1 什么是 域？在SV中，为了区分硬件设计和软件的世界，我们将定义的软件变量或者例化的硬件所在的空间称之为 “域”。1.2 always过程块always是为了描述硬件的行为，需要注意的是，它有两种使用方式===>用于时序逻辑电路描述：敏感信号列表应该出现的是 时钟信号。用于组合逻辑电路描述：敏感信号列表没有时钟信号。always中的@（event）敏感列表是为了描述硬件信号
类是一种可以包含数据和方法(function,task)的类型。 例如一个数据包，可能被定义为一个类，类中可以包含指令、地址、队列ID、时间戳和数据等成员。类的三要素：封装、继承、多态OOP（面向对象编程）术语类(class) : 包含成员变量和成员方法。 对象(object):类在例化后的实例。句柄(handle) :指向对象的指针。原型(prototype) :程序的声明部分，包含程序名、返回
转载
2024-04-01 00:37:04
274阅读
问题一：动态类型转换和静态类型转换的区别？$cast:基本语法$case(A,B)实际上是A=B；A表示目的端，B表示源端。（downcasting）类型向下转换$cast 动态类型转换，转换失败会报错。`静态类型转换，转换时报不报错问题二：$cast是function还是task？据语境，仿真器会自动选择执行task或是function，task在不需要返回值时执行，而function在需要返回
转载
2024-05-26 10:51:55
215阅读
随处可见的二维码是怎么生成的？自己做一个试试吧。随着互联网和智能移动设备不断普及，二维码（Quick Response code）已经成为世界上应用最为广泛的信息载体之一。生成二维码的工具也层出不穷，但多数需要在线完成，并且生成的图案也千篇一律，过于单调。那么有没有办法实现自定义生成二维码呢？近日，一位热衷于终身学习的工程师兼摄影师 Arindom Bhattacharjee 撰写了一篇自定义生成
转载
2024-05-08 09:58:32
22阅读
面对着设计复杂性的日益增加、IC容量的扩大、成本的上升、风险的提高、工程产量的停滞甚至衰退，以及推向市场的速度的减慢，我们整个行业把希望寄托在高级的设计、验证和调试语言上。这些语言是建立在过去的经验和教训上的，并结合了最近的成果，开启了一扇通往创新设计、验证和调试的门。
SystemVerilog就是这样的一种语言，它基于Verilog-2001而建造，吸收了
转载
2024-08-16 18:08:32
84阅读
SystemVerilog在Verilog的基础上增加了递增操作符++和递减操作符–。使用方法与C语言中一样。递增和递减是阻塞赋值，所以一般都只用在组合逻辑中。// 这两条语句是相同的
i++;
i = i + 1;// 下面这样就是错误的，不能写在时序逻辑中，所以要写成count <= count + 1;
always_ff @ (posedge clock)
if(!resetN)
转载
2024-08-06 22:16:12
267阅读
在verilog中，使用disable声明来从执行流程中的某一点跳转到另一点。特别地，disable声明使执行流程跳转到标注名字的声明组末尾，或者一个任务的末尾。verilog中的disable命令用法有很多，下面是一个简单的例子，解释了disable的作用范围：1 // find first bit set within a range of bits
2 always @* begin
3
转载
2024-08-15 02:17:29
130阅读
Java中日期格式转换
yyyy-mm-dd 和 yyyy-MM-dd 有区别的哦。
mm 小写代表分钟 ，大写才代表日期。~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
hh:mm:ss 和 HH:mm:ss 也是有区别的
hh 代表12小时制 ，HH 代表24小时制/** * 字符串转换为java.util.Date<br>
* 支持格式为 yyyy.
转载
2024-03-02 10:04:02
26阅读
SystemVerilog从Verilog继承了任务和函数功能。任务和函数是两种用来定义子程序的方式。如果子程序需要消耗仿真时间，使用任务，否者子程序消耗仿真时间为0，则使用函数。另外，函数可以有返回值，而任务没有。SystemVerilog给任务和函数增加了新的语义特性. 这些新的特性对高级抽象建模非常重要：静态和自动作用域 参数传递 线程 参数化函数 静态和自动作用域Verilog中变量的作用
转载
2024-03-05 12:38:37
299阅读
2.1内建数据类型logic类型变量只能有一个驱动，当信号有两个驱动比如inout信号必须定义为wire类型变量。常用数据类型：bit（常用） 四状态：integer（32位有符号），time（64位无符号） $
转载
2024-05-15 08:32:01
220阅读
学习文本值和基本数据类型的笔记。1.常量（Literal Value）1.1.整型常量例如：8‘b0 32'd0 '0 '1 'x 'z省略位宽则意味着全位宽都被赋值。例如： wire [7:0] sig1;
assign sig1 = '1; //sig1 = 8'b11111111 1.2.实型常量支持小数或者科学型表示，例如：3.14 2.0e3 real a
转载
2024-06-11 09:50:24
53阅读
SystemVerilog标准（SV-2009）发布距今已近十余年，在验证领域已经大放异彩，但是在设计领域（尤其FPGA领域）使用的还是比较少，虽然市场上已经发布了几本相关书籍，但是在使用上或者学习上还是有点缺陷的，这篇文章是SystemVerilog建模及仿真系列教程的第一篇，先去了解一下Verilog和SystemVerilog发展简史，从中很容易得出FPGA设计是否需要学习SystemVer
转载
2024-08-21 09:04:22
132阅读
在SystemVerilog中，用来触发事件时，使用->用来等待事件使用@或者wait。那么@和wait有什么区别呢？首先总结区别：事件阻塞@/wait()和事件触发->同时发生时，wait()阻塞可以正常等到事件触发，而@阻塞与事件触发产生竞争，有可能等到也有可能等不到触发而一直阻塞。 Ve
转载
2024-06-29 10:02:33
380阅读
1 类型转换 类有三个要素：封装，继承，多态概述类型转换可以分为静态转换和动态转换静态转换即需要在转换的表达式前加上单引号即可，该方式并不会对转换值做检查。如果发生转换失败，我们也无从得知 eg int'(4.0)动态转换即需要使用系统函数$cast(tgt, src)做转换静态转换和动态转换均需要操作符号或者系统函数介入，统成为显式转换不需要进行转换的一些操作，我们称为隐式转
转载
2024-03-25 12:36:16
261阅读
学习文本值和基本数据类型的笔记。1.常量（Literal Value）1.1.整型常量例如：8‘b0 32'd0 '0 '1 'x 'z省略位宽则意味着全位宽都被赋值。例如：wire [7:0] sig1;
assign sig1 = '1; //sig1 = 8'b111111111.2.实型常量支持小数或者科学型表示，例如：3.14 2.0e3real a = 3.14
转载
2024-02-09 12:01:51
118阅读
# 如何实现Python声明
## 步骤表格
| 步骤 | 描述 |
| ---- | ---- |
| 1 | 安装Python |
| 2 | 配置Python环境变量 |
| 3 | 创建一个Python文件 |
| 4 | 编写Python代码 |
| 5 | 运行Python文件 |
## 详细步骤说明
### 步骤1：安装Python
首先，你需要安装Python。你可以从官
原创
2024-05-18 04:55:11
58阅读
说明一下由于个人原因我本人(Maclean Liu)已经离开云和恩墨， 在恩墨的2个月工作地很开心，感谢恩墨诸位对我的支持；
今后的去向请关注我的博客的关于maclean页面，谢谢！
原创
2012-08-08 15:23:40
522阅读
# 入门 Java 编程：如何声明变量
作为一名新手开发者，学习如何在 Java 中声明变量是一个重要的起点。本文将系统地介绍这一步骤的整体流程，以及每一步所需的具体代码和解释。通过顺序图和流程图的方式，我们将更清晰地呈现这个过程。
## 声明变量的步骤流程
以下是声明 Java 变量的一般步骤：
| 步骤编号 | 步骤说明 |
|----------|----
