SystemVerilog for Verification
1 关于本书
这本书应该是你第一本学习SystemVerilog验证语言结构的书。它描述了该语言的工作原理，并包括许多关于如何使用面向对象编程（OOP）构建一个基本的覆盖驱动、约束随机、分层的测试平台的例子。这本书有很多关于构建测试台的指南，帮助您理解如何和为什么使用类、随机化和功能覆盖。一旦你学会了这门语言，就可以从参考资料部分列出的一些方法论书籍中获取关于构建一个测试平台的更多信息。
SystemVerilog for Verification教会读者如何使用新的SystemVerilog testbench Constructions plus方法的强大功能，而无需深入了解面向对象编程或约束随机测试。本书涵盖SystemVerilog验证结构，如类、程序块、C接口、随机化和功能覆盖。SystemVerilog for Verification还回顾了一些设计主题，如接口和数组类型。这里有大量的代码示例和详细的解释。这本书将基于Synopsys的课程，研讨会和教程，作者为SystemVerilog，Vera，RVM和OOP开发。概念将一章接一章地建立起来，使用这些主题的详细测试平台将在最后一章介绍。SystemVerilog for Verification专注于使用语言功能验证设计的最佳实践。
2 目录与内容介绍
SystemVerilog语言包含设计，验证，声明等功能。本书重点介绍用于验证设计的构造。有许多方法可以使用SystemVerilog解决问题。本书解释了替代解决方案之间的权衡。
第1章-----验证指南
介绍了验证技术，这些知识可作为学习和使用SystemVerilog语言的基础。这些准则强调在分层测试平台环境中由覆盖率驱动的随机测试。
第2章-----数据类型
介绍了新的SystemVerilog数据类型，例如数组，结构，枚举类型以及打包的数组和结构。
第3章-----过程语句和例程
显示了新的过程语句以及对任务和功能的改进。
第4章----连接测试平台和设计
展示了新的SystemVerilog验证结构（例如程序块，接口和时钟块），以及如何使用它们来构建测试平台并将其连接到被测设计。
第5章-----基本OOP
是面向对象编程的简介，介绍了如何构建类，构造对象和使用句柄。
第6章-----随机化
介绍了如何使用SystemVerilog的受限随机刺激生成，包括许多技术和示例。
第7章-----线程和进程间通信
展示了如何在测试平台中创建多个线程，如何使用进程间通信在这些线程之间交换数据并进行同步。
第8章-----高级OOP和Testbench指南
介绍了如何使用OOP构建分层的测试台，以便所有测试可以共享组件。
第9章-----功能覆盖率
介绍了不同类型的覆盖率以及在遵循验证计划时如何使用功能覆盖率来衡量进度。
第10章-----高级接口
展示了如何使用虚拟接口来简化您的测试平台代码，连接到多个设计配置以及使用过程代码创建接口，以便您的测试平台和设计可以在更高的抽象层次上工作。
第11章-----完整的SystemVerilog测试平台
使用第8章中显示的指南显示了一个受约束的随机测试平台。显示了几个测试，以演示如何轻松地扩展测试平台的行为而无需编辑原始代码，这总是带来引入新代码的风险。错误。
第12章-----与C / C ++接口
介绍了如何使用直接编程接口将C或C ++代码连接到SystemVerilog。
如何下载 《SystemVerilog for Verification》高清PDF电子书？
下载|Systemverilog
更多精彩推荐，请关注我们
