Verilog数字系统设计（夏宇闻）3-----Verilog语法的基本概念2Verilog 模块的基本概念Verilog用于模块的测试 Verilog 模块的基本概念下面先介绍几个简单的Verilog HDL程序，从中了解Verilog模块的特性。例1 如图所示的二选一多路选择器的Verilog HDL程序如下：module muxtwo (out, a,b,sl);
input a,b,
随着软件的功能需求越来越复杂，C语言不足以解决现有的问题，于是C++被发明了；C++的指针漫天飞，对内存的处理过于复杂，于是Java被发明了；芯片的功能不断地扩大，Verilog不足以应对日益复杂的芯片设计和验证，于是SystemVerilog被发明了。  
类是一种可以包含数据和方法(function,task)的类型。 例如一个数据包，可能被定义为一个类，类中可以包含指令、地址、队列ID、时间戳和数据等成员。类的三要素：封装、继承、多态OOP（面向对象编程）术语类(class) : 包含成员变量和成员方法。 对象(object):类在例化后的实例。句柄(handle) :指向对象的指针。原型(prototype) :程序的声明部分，包含程序名、返回
转载
2024-04-01 00:37:04
274阅读
问题一：动态类型转换和静态类型转换的区别？$cast:基本语法$case(A,B)实际上是A=B；A表示目的端，B表示源端。（downcasting）类型向下转换$cast 动态类型转换，转换失败会报错。`静态类型转换，转换时报不报错问题二：$cast是function还是task？据语境，仿真器会自动选择执行task或是function，task在不需要返回值时执行，而function在需要返回
转载
2024-05-26 10:51:55
215阅读
面对着设计复杂性的日益增加、IC容量的扩大、成本的上升、风险的提高、工程产量的停滞甚至衰退，以及推向市场的速度的减慢，我们整个行业把希望寄托在高级的设计、验证和调试语言上。这些语言是建立在过去的经验和教训上的，并结合了最近的成果，开启了一扇通往创新设计、验证和调试的门。
SystemVerilog就是这样的一种语言，它基于Verilog-2001而建造，吸收了
转载
2024-08-16 18:08:32
84阅读
SystemVerilog在Verilog的基础上增加了递增操作符++和递减操作符–。使用方法与C语言中一样。递增和递减是阻塞赋值，所以一般都只用在组合逻辑中。// 这两条语句是相同的
i++;
i = i + 1;// 下面这样就是错误的，不能写在时序逻辑中，所以要写成count <= count + 1;
always_ff @ (posedge clock)
if(!resetN)
转载
2024-08-06 22:16:12
267阅读
## Redis 读表实现流程
### 流程图
```mermaid
flowchart TD
A(连接 Redis 数据库)
B(选择表)
C(读取数据)
D(处理数据)
E(关闭连接)
A --> B --> C --> D --> E
```
### 步骤说明
| 步骤 | 说明 |
| ---- | ---- |
| 连接 Redis
原创
2023-10-01 06:59:25
23阅读
在verilog中，使用disable声明来从执行流程中的某一点跳转到另一点。特别地，disable声明使执行流程跳转到标注名字的声明组末尾，或者一个任务的末尾。verilog中的disable命令用法有很多，下面是一个简单的例子，解释了disable的作用范围：1 // find first bit set within a range of bits
2 always @* begin
3
转载
2024-08-15 02:17:29
130阅读
Spark SQL支持从Hive存储中读写数据。然而，Hive存在很多的依赖，而这些依赖又不包含在默认的各类Spark发型版本中。如果将Hive的依赖放入classpath中，Spark将自动加载它们。值得注意的是，这些依赖必须在所有节点中都存在。因为他们需要通过Hive的序列化和反序列化库(SerDes)来访问存储在Hive中的数据。在Spark中配置Hive，需要将hive-site.xml,
转载
2023-07-15 11:52:33
228阅读
2.1内建数据类型logic类型变量只能有一个驱动，当信号有两个驱动比如inout信号必须定义为wire类型变量。常用数据类型：bit（常用） 四状态：integer（32位有符号），time（64位无符号） $
转载
2024-05-15 08:32:01
220阅读
SystemVerilog从Verilog继承了任务和函数功能。任务和函数是两种用来定义子程序的方式。如果子程序需要消耗仿真时间，使用任务，否者子程序消耗仿真时间为0，则使用函数。另外，函数可以有返回值，而任务没有。SystemVerilog给任务和函数增加了新的语义特性. 这些新的特性对高级抽象建模非常重要：静态和自动作用域 参数传递 线程 参数化函数 静态和自动作用域Verilog中变量的作用
转载
2024-03-05 12:38:37
299阅读
学习文本值和基本数据类型的笔记。1.常量（Literal Value）1.1.整型常量例如：8‘b0 32'd0 '0 '1 'x 'z省略位宽则意味着全位宽都被赋值。例如： wire [7:0] sig1;
assign sig1 = '1; //sig1 = 8'b11111111 1.2.实型常量支持小数或者科学型表示，例如：3.14 2.0e3 real a
转载
2024-06-11 09:50:24
53阅读
SystemVerilog标准（SV-2009）发布距今已近十余年，在验证领域已经大放异彩，但是在设计领域（尤其FPGA领域）使用的还是比较少，虽然市场上已经发布了几本相关书籍，但是在使用上或者学习上还是有点缺陷的，这篇文章是SystemVerilog建模及仿真系列教程的第一篇，先去了解一下Verilog和SystemVerilog发展简史，从中很容易得出FPGA设计是否需要学习SystemVer
转载
2024-08-21 09:04:22
132阅读
在SystemVerilog中，用来触发事件时，使用->用来等待事件使用@或者wait。那么@和wait有什么区别呢？首先总结区别：事件阻塞@/wait()和事件触发->同时发生时，wait()阻塞可以正常等到事件触发，而@阻塞与事件触发产生竞争，有可能等到也有可能等不到触发而一直阻塞。 Ve
转载
2024-06-29 10:02:33
380阅读
1 类型转换 类有三个要素：封装，继承，多态概述类型转换可以分为静态转换和动态转换静态转换即需要在转换的表达式前加上单引号即可，该方式并不会对转换值做检查。如果发生转换失败，我们也无从得知 eg int'(4.0)动态转换即需要使用系统函数$cast(tgt, src)做转换静态转换和动态转换均需要操作符号或者系统函数介入，统成为显式转换不需要进行转换的一些操作，我们称为隐式转
转载
2024-03-25 12:36:16
264阅读
学习文本值和基本数据类型的笔记。1.常量（Literal Value）1.1.整型常量例如：8‘b0 32'd0 '0 '1 'x 'z省略位宽则意味着全位宽都被赋值。例如：wire [7:0] sig1;
assign sig1 = '1; //sig1 = 8'b111111111.2.实型常量支持小数或者科学型表示，例如：3.14 2.0e3real a = 3.14
转载
2024-02-09 12:01:51
118阅读
进程和线程两个中文词本身读起来就挺绕口的，因此为了方便区分，我给他们两个分别取了一个洋气点儿的名字：进程的英文名为：Process，线程的英文名叫做Thread。 那么Process和Thread和我们的生活有什么联系呢？想想眼里就都是泪），这个房子有一个很洋气的名字，叫做”Process“，房子里面有楼梯、卧室、厨房、卫生间等等。我们要讲的进程Process和这个房子一样，自己无法主动去干点什
转载
2024-04-07 09:57:55
21阅读
目录一、随机约束和分布1.权重分布2.集合成员和inside运算符3.条件约束4.双向约束二、约束块控制三、随机函数四、数组约束五、随机控制1.randsequence2.randcase 一、随机约束和分布rand表示每次随机化这个类时，这些变量都会赋一个值。randc表示周期随机性，即所有可能的值都赋过后随机值才可能重复。随机属性需要配合SV预定义的类随机函数randomize()使用。即只
转载
2024-07-04 05:27:02
280阅读
目录一、定宽数组1.1定宽数组的声明和初始化1.2常量数组1.3数组的基本操作——for、foreach1.4数组的比较和复制1.5合并数组二、动态数组SV对数组分为两类：定宽数组和动态数组。定宽数组，一般长度始终固定，且不存在重用性的问题时，可考虑使用。动态数组，用得非常多，所有存在变长的遍历，都可用使用。比如验证平台的组件配置，可用自仿真中根据验证场景的不同动态定义，非常方便。还有网络报文数据
转载
2024-06-12 17:08:57
440阅读
本节内容是sv里的剩余语法，task，function，automatic一：procedural statement1：新操作符 1） i++，++i，i--，--i 同c语言，但易出现race现象。 2） ==?,!=? 如：a==？b ，x与z只能出现在右侧，即b的值
转载
2024-02-10 13:13:10
275阅读
