一、Synchronized的特性在高并发编程中，线程安全是需要重点关注的话题，而造成线程安全的方面有两点：需要有共享资源或者叫临界资源多个线程同时操作满足了上面两个条件，就有可能会有线程安全的问题，解决的办法很简单，就是让每一时刻操作这个共享变量的线程控制在一个即可，也就是互斥锁。Synchronized就是一种互斥锁，Synchronized可以保证在同一时刻只有一个线程进入到被锁住的临界资源
转载
2024-06-28 08:22:47
494阅读
Sync命令 在用reboot命令启动unix系统后，系统提示出错信息，部分应用程序不能正常工作。经仔细检查系统文件，并和初始的正确备份进行比较，发现某些文件确实被破坏了，翻来覆去找不到文件遭破坏的原因，最后想到了写缓存命令——sync，在reboot前没有运行sync命令，导致了系统文件的改变而不能正常工作。 sync命令的作用是，将有关文件系统的存储器常驻信息送入物理介质内。在暂停
项目场景：AD9176 mode10调试记录问题描述调试AD9176的过程中发现有时FPGA与DAC之间的JESD204B建链正常，但是出现了偶尔重新加载bit或者重启硬件后出现输出不正常的现象。如图1，此时DAC NCO配置为1.8GHz，FPGA产生的信号频率为9MHz。在频谱中显示出现多个峰值信号。在此状态下，FPGA与DAC之间的JESD204B建链正常，sync信号稳定输出高电平，且通过
转载
2024-05-06 15:12:30
1507阅读
曾经有这样的一份统计报告：电脑故障中有40%来源于电脑的总线接口！由于电脑是由多种配件插接在一起，因此我们很难保证每个插槽都能够稳定地工作，出现这样或那样的问题虽然寻找起来很麻烦，但并不为奇。因此，当我们了解到总线接口对电脑的影响时，就不能不尝试着将这些故障加以汇总。否则，再发生类似的问题时，我们同样束手无策。于是，也就有了今天的这篇小文。<?xml:namespace prefix = o
转载
2024-10-19 10:48:01
30阅读
JESD204B系统的整体硬件连接示意图: JESD204B协议的外部互连时钟与控制基础概念：1 Device clock(设备时钟) 设备时钟是JESD204B系统里每个芯片(ADC、DAC、FPGA)的参考时钟。每个芯片的设备时钟必须同源，且每个芯片内部的帧时钟和本地多帧时钟均由设备时钟产生，这些时钟之间的倍数关系均依赖于JESD204B的不同子类(subclass)。 子类0: 设备时钟、帧
转载
2024-04-08 11:07:18
1559阅读
随着数模转换器的转换速率越来越高，JESD204B串行接口已经越来越多地广泛用在数模转换器上，其对器件时钟和同步时钟之间的时序关系有着严格需求。本文就重点讲解了JESD204B数模转换器的时钟规范，以及利用TI公司的芯片实现其时序要求。 1. JESD204B介绍 1.1 JESD204B规范及其优势 JESD204是基于SerDes($174.9800)的串行接口标准
目录1.参数理解2.数据传输3.链路建立3.1代码组同步3.2特殊字符3.3初始化多帧序列4.时钟要求 1.参数理解jesd204b主要参数及含义如下参数含义M每个器件的转换数（理解为每个AD或者DA的转换通道数）N转换分辨率（即AD采样位数)N’所需半字节总的位数，即所需nibble数乘以4，也可称为协议的字长（word size）S每一帧所传输的采样数L数据传输的通道（lane）数量F每一帧
转载
2024-10-26 18:27:44
1086阅读
STM32下载器 ST-Link V2仿真器 STM8编程器 自动升级 3.3V 5V可用驱动下载地址：https://pan.baidu.com/s/1CM8z0W1BkYlX_Ek-iauCmw 资料下载地址：https://pan.baidu.com/s/1Mcjco71s14jlcAkVqE1-yQ迷你ST-LINK / V2，功能与官方完全一致，支持自动升级，支持全系列STM
M和NM表示单片芯片上转换器的个数。 N表示转换器的分辨率。 比如一个4通道14位的ADC器件，M为4，N为14.N’N’ 定位为word 长度。N’的计算为首先把N打散成一个个的nibble,每个nibble为4bit.对于14bit和16bit的分辨率，都是4个nibble,12位的就是3个nibble.N’就是使用nibble个数乘4得到的值。如果在发送和接收端把N’设定为16，可以实现
转载
2024-05-04 17:55:33
428阅读
比赛情况：A 00:14 +B 01:02 +C 00:42 +D 00:36 +E 00:49 HACKED
F,G 赛时未提交A题意简述定义两个字符串\(a,b\)是相似的，当且仅当这两个字符串长度相同，且存在\(i\in [1,|a|]\)，使得\(a_i=b_i\)。给定一个长度为\(2n-1\)的01字符串\(S\)，你需要构造出一个长度为\(n\)的字符串，使得它与\(S\)的每一个长
目前的高速ADC/DAC器件普遍采用JESD204B协议，204b参数中有个参数M有点令人费解，M的定义如下：M is the JESD204B parameter for converters per link对于某些adc、dac，M基本上就表示几个adc、dac核，对于某些adc、dac，M可能会又各种值，这对我们选择模式造成了一定困扰。之所以对于一款adda器件，M会各种变化，是因为现在的
转载
2024-09-19 16:35:56
263阅读
1.心血来潮看自己能不能参考时序图重新写一个IIC驱动,加强一下时序图的理解。记录下来，以后遇到此类的IIC时序的芯片可以直接操作。先说说自己参照手册来写AT24c02的IIC低层驱动，从写完到最后调试成功所遇到的问题： 1.先确定SDA、SCL两根线的硬件连接。 (由于自己换了一套开发板，自己当时没有意识到，最后发现了)。 2.先调串口便于打印调试 (但是之前调试好的代码
转载
2024-07-09 09:57:54
147阅读
摘要 在通信设施、成像设备、工业仪器仪表等需要大量数据的系统中，要求数据转换级提供越来越宽的分辨率和越来越高的采样率。并行接口的物理布局和串行LVDS方法的比特率限制，给设计人员带来技术障碍。文中基于Xilinx Vertx6 FPGA的GTX高速串行接口实现了JESD204B协议，有效地解决了传统采集数据并行传输时的各种问题。 关键词 高速串行接口;GTX;Xilinx VertX6
写在前面的话在项目设计中，我们通常需要使用一些固定的数据。如果是使用单片机，那么在数据量比较大的情况下，这些数据就必须存储在外挂的存储芯片中。那么，使用FPGA呢？在数据量不是特别大的情况下，我们可以将这些数据存储到FPGA片内的存储器中，这样既节约了板级成本，又可以保证数据不容易受到外界干扰。那么本节，梦翼师兄和大家一起学习FPGA只读存储器IP核-ROM的设计。项目需求设计一个ROM控制器，该
一、JESD204 配置方式： Configuration1、Transmit or Receive: 选择是作为接收机还是发射机2、LFMC : 默认值3、Number of lanes : 传输的通道数，根据实际需求选择4、pattern：模式的选择，正常情况下两个都不选5、clocking options: AXI_lite总线配置IP核的时钟频率、以及触发位置(下降沿
转载
2024-05-16 06:43:56
3013阅读
JESD204B为业界标准序列通信链接，数据转换器与现场可编程门阵列(FPGA)、数字信号处理器(DSP)、特定应用集成电路(ASIC)等装置间的数字数据接口因此能化繁为简，这项标准减少装置间路由进而降低输入/输出及电路板面积需求，符合无线通信、量测、国防、航天等应用所需。一般选择高速模拟数字转换器(ADC)时，ADC延迟高低大多并非重要设计因素或规格，最近新的JESD204B高速串行接口正迅速在
基于linux的i2c总线的sht20驱动开发笔记linux的i2c子系统设备树驱动代码部分驱动描述probe函数fops操作open函数read接口sysfs功能驱动完整代码测试linux的i2c子系统linux构建的2c驱动框架十分庞大，完全讲透驱动框架，需要代码和理论的深入理解，在此不过多展开，很多博客讲解十分透彻。记住四大块i2c的总线、设备、驱动、适配器，总线和适配器是厂家和内核提供好的
一、晶振的概念晶体振荡器是指从一块石英晶体上按一定方位角切下薄片（简称为晶片），石英晶体谐振器，简称为石英晶体或晶体、晶振[，而在封装内部添加IC组成振荡电路的晶体元件称为晶体振荡器。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。二、晶振的分类及用途电子线路中的晶体振荡器也分为无源晶振和有源晶振两种类型。无源晶振需要用CPU内的振荡器。无源晶振只有两个引脚，无源晶振没有电源电压，其信号
1. 时钟采样和驱动采样和数据和数据驱动问题：上图中，clk2表面上跟随clk1的变化，但是实际上clk2滞后clk1一个delta-cycle(如下图）;同时，数据d1的变化也在clk上升沿后的一个delta-cycle，与clk2同时变化。所以，由于各种可能性，clk与被采样数据之间可能只存在N个delta-cycle的延迟，那么采样可能会存在问题，例如上面的例子中，clk1和clk2对d1采
1. 前言现在一谈到视觉slam回环检测，基本上想到的都是用词袋模型来实现，几个主流的slam框架都在使用它，比如:ORB_SLAMVINS-MONO因此很有必要了解一下它的原理．2. 何为词袋模型 ？ 如上左图是一个很直观的词袋模型，袋子中装的就是单词，有了这个单词袋，上面一段话就可以用一个统计直方图来表示，即统计单词袋中每个单词在这段话中出现的次数，于是就将这段话转换成了一个词袋向量，如果我们
