时钟和复位2.1 同步设计2.1.1避免使用行波计数器 用触发器来驱动其他触发器的时钟输入端，一般会存在问题。由于第个触发器时钟到g的延而使第二个触发器的时钟输入产生偏，而且不能在每个时钟边沿都激活。用这种方式连接两个以上的触发器就会形成如图 2.1所示的行波计数器。注意，由于使用了更多的触发器，会使延迟
目录第五章：低功耗设计5.1功耗源5.3降低功耗的各设计层次5.4系统级低功耗技术5.4.1片上系统方法5.4.2软硬件功能划分5.4.3低功耗软件5.4.4处理器选择5.5体系结构级降低功耗技术5.5.1高级门控时钟5.5.2动态电压频率调节（DVFS）5.5.3 基于缓存的系统体系结构5.5.4对数FFT体系结构5.5.5异步设计5.5.6电源门控5.5.7多阈值电压5.5.8多电压
5.6 在寄存器传输级降低功耗RTL完成时80%的功耗就已经确定，后端不能解决所有功耗问题。综合前RTL阶段就应讲与功耗有关的所有问题解决。5.6.1 状态机编码与解码格雷码在相邻状态转换时仅有一位发生变化，消耗能量更少。此外格雷码编码的状态机也消除了依赖于状态的组合等式中存在毛刺的风险。 若使用别的编码风格，仍可以通过让翻转频率最高的状态有最少的翻转位数，降低功耗。另一种方
硬件架构的艺术第三、四章处理多个时钟单时钟域多时钟域多时钟设计的处理技术时钟命名法分模块设计跨时钟域跨同步时钟域问题同频零相位差时钟同频恒定相位差时钟非同频、可变相位差时钟整数倍频率时钟非整数倍频率时钟握手信号方法使用同步FIFO使用异步FIFO时钟分频器偶数分频器奇数分频器分整数分频产生1.5倍的分频时钟产生4.5分频时钟 处理多个时钟单时钟域 易于实现，并且更少产生于亚稳态、建立与保持时间违
转载
2023-09-19 10:30:50
67阅读
听说这本书对数字IC设计中的常见问题讲的非常清楚易懂，看了目录感觉确实都是数字设计中一些关键问题，而且一共才217页，争取这个月看完吧。书的PDF资源：链接：https://pan.baidu.com/s/1b981albw_aZwLOhBvlHqpw 提取码：80zc1.1简介同步系统中如果数据和时钟满足建立保持时间的要求，不会发生亚稳态（meastable）。异步系统中数据和时钟关系不固定，可
转载
2023-09-18 10:07:39
81阅读
硬件是指组成电脑系统中看得见、摸得着的各种物理部件，主要包括CPU、主板、内存、硬盘、电源、显卡、声卡、网卡、光驱、机箱、键盘、鼠标等，本节主要介绍这些硬件的基本知识。1 CPUCPU也叫中央处理器，是一台电脑的运算核心和控制核心，作用和大脑相似，因为它负责处理、运算电脑内部的所有数据；而主板芯片组则更像是心脏，它控制着数据的交换。CPU的种类决定了所使用的操作系统和相应的软件，CPU的型号往往决
目录写在前面4. 流水线的艺术4.1 介绍4.2 影响最大时钟频率的因素4.2.1 时钟偏移4.2.2 时钟抖动4.3 流水线读书笔记汇总 写在前面这个博客系列是对最近阅读的书籍《硬件架构的艺术》的部分内容的读书笔记，大部分的内容是摘抄书上的内容，小部分是自己的笔记，对书上部分知识点的理解以及拓展（红色标注）。4. 流水线的艺术4.1 介绍对高速 ASIC 日益增长的需求使得越来越需要增
目录 写在前面2 同步和复位2.1 同步设计2.1.1 避免使用行波计数器2.1.2 门控时钟2.1.3 双边沿或混合边沿时钟2.1.4 用触发器驱动另一个触发器的异步复位端2.2 推荐的设计技术2.2.1 避免在设计中出现组合环路2.2.2 避免数字设计中的延迟链2.2.3 避免使用异步脉冲产生器2.2.4 避免使用锁存器2.2.5 避免使用双沿时钟2.3 时钟方案2.3.1 内部产生
2.1 概述这章主要内容是ASIC设计时的一些建议，这些建议独立于EDA和工艺，主要针对模块设计和存储器接口。2.2 同步设计同步设计特点：单个主时钟和单个主置位/复位信号驱动设计中所有时序器件。同步设计：ASIC设计时域控制最安全的方法。2.2.1 避免使用使用行波计数器。行波计数器：将触发器输出作为其他触发器的时钟输入端，由于数据相对时钟会有延迟，所以不推荐这种使用方式。2.2.2 门控时钟门
Computer systems consist of hardware and software. Hardware is the physical part of the system. Once designed，hardware is difficult and expensive to change. Software is the set of programs that i
计算机硬件组成框图如下：各部件的作用如下： 控制器：整机的指挥中心，它使计算机的各个部件自动协调工作。运算器：对数据信息进行处理的部件，用来进行算术运算和逻辑运算。存储器：存放程序和数据，是计算机实现“存储程序控制”的基础。 输入设备：将人们熟悉的信息形式转换成计算机可以接受并识别的信息形式的设备。输出设备：将计算机处理的结果（二进制信息）转换成人类或其它设备可以接收和识别的信息形式的设备计算机系
1.计算机电脑单元架构计算机是由几个单元所组成的，包括输入单元、 输出单元、CPU 内部的控制单元、算数逻辑单元与内存五大部分。intel 主板典型架构如下北桥：负责链接速度较快的CPU、内存与显卡接口等元件。 北桥最重要的就是 CPU 与内存之间的桥接，因此目前的主流架构中， 大多将北桥内存控制器整合到 CPU 封装当中了。所以上图只看到 CPU 而没有看到以往的北桥芯片。南桥：负责连接速度较慢
转载
2023-07-10 14:39:50
2168阅读
一台完整的计算机由硬件系统和软件系统组成。硬件系统所谓硬件系统就是计算机的看得见摸得着的物理实物。要看看一台计算机的硬件都包括哪些。首先我们拿来一台主机的空壳(机箱)。我们以是Tt的New Soprano型号机箱为例。上图为一个主机空壳。打开以后可分为三个区域，其中中间最大的部分装主板和电源，右上角用来装为光盘驱动器。右下角部分用来装硬盘驱动器或软盘驱动器。至于能装多少个光驱、硬驱、软驱因不同机箱
转载
2023-07-06 17:37:49
142阅读
嵌入式系统核心板组成 嵌入式系统硬件平台结构主要分为2大部分：一部分为系统主板，为嵌入式最小系统，包括ARM CPU、flash存储器、SDRAM、串口、键盘等最基本部分，如上所示。另一部分为系统扩展板，提供了用于完成各个不同硬件的功能模块，如下图所示。 嵌入式系统扩展板组成 嵌
转载
2023-07-31 13:37:27
0阅读
目录1. 应用场景2. 异步FIFO结构3. 关键设计3.1 异步FIFO与同步FIFO差异3.2 格雷码3.3 同步指针的影响3.3.1 FIFO的“假满”3.3.2 FIFO的“假空”3.4 格雷码与二进制码转换3.4.1 二进制码转格雷码3.4.2 格雷码转二进制码3.5 读、写指针产生3.5.1 格雷码计数器3.5.2 二进制码计数器3.6 空、满信号产生3.6.1 格雷码计数器3.6.
转载
2023-07-30 22:59:23
159阅读
架构设计生命周期需求分析，根据需求模型构建软件架构模型，模型转换的可追踪性设计阶段，组成元素，体系结构描述语言ADL，4+1视图实现阶段，项目组织结构，配置管理，中间件，程序设计语言，逐步细化构件组装阶段部署阶段后开发阶段，4+1视图5个不同的视角，包括逻辑视图，进程视图，物理视图，开发视图，场景视图来描述软件架构。开发视图和场景视图来描述软件架构。1、逻辑视图，最终用户：功能需求。在逻辑视图中，
第一章 亚稳态1.1 同步系统中，数据对于时钟来说有固定的传输关系，当这种关系满足器件的建立和保持时间要求时，输出会在特定的时间内输出一个有效状态但异步系统中，数据和时钟没有固定的关系，有时会出现违反建立和保持时间的现象，当此现象发生时，输出就会介于两个有效状态之间且无法确定保持时间，或者经过一定时间后才能恢复到有效状态。需要做的是如何量化亚稳态并且最大限度的减少其危害。触发器一般从亚稳态回复至稳
计算机系统构成
硬件系统和
软件系统，硬件系统是计算机的基础，软件系统是计算机的上层建筑。一个完整的计算机系统必须包含硬件系统和软件系统，只有硬件系统没有软件系统的机器叫裸机。
硬件系统 微处理器（CPU）、
内存储器、输入/输出接口、
系统总线、外部设备。
其中，各部件之间的信号传输要通过系统总线来完成。系统总线
CPU
转载
2023-07-19 14:08:11
279阅读
实际应用的计算机系统是由计算机硬件系统、软件系统以及通信网络系统组成的一个整体系统。计算机硬件系统是指构成计算机的所有实体部件的集合，通常这些部件由电路(电子元件)、机械等物理部件组成，它们都是看得见摸得着的，故通常称为“硬件”。计算机硬件结构也可以称为冯 ?诺伊曼结构，它由五大部件组成:主机部分由运算器、控制器、存储器组成，外设部分由输入设备和输出设备组成，其中核心部分部件是运算器。计算机硬件之
深度学习具有极高的计算需求， 要对深度学习应用进行开发并商业化，就需要找到合适的硬件配置。目前，在开发用于深度学习应用的高效硬件平台这一领域，竞争十分激烈。这里将介绍具体的硬件要求，并讨论未来对深度学习硬件的展望。深度学习在这十年，甚至是未来几十年内都有可能是最热门的话题。虽然深度学习已是广为人知了，但它并不仅仅包含数学、建模、学习和优化。算法必须在优化后的硬件上运行，因为学习成千上万的数据可能需
