第一章 亚稳态
1.1 同步系统中，数据对于时钟来说有固定的传输关系，当这种关系满足器件的建立和保持时间要求时，输出会在特定的时间内输出一个有效状态
但异步系统中，数据和时钟没有固定的关系，有时会出现违反建立和保持时间的现象，当此现象发生时，输出就会介于两个有效状态之间且无法确定保持时间，或者经过一定时间后才能恢复到有效状态。
需要做的是如何量化亚稳态并且最大限度的减少其危害。
触发器一般从亚稳态回复至稳态需要一到两个时钟周期。
亚稳态的概念：若在时钟上升沿前后，数据发生变化，输出可能出现未知或者亚稳态。
毛刺的概念：应该是变化了一半又变回去了。
亚稳态窗口：由建立时间和保持时间决定，在窗口内，时钟和信号都不应该发生变化，窗口越大进入亚稳态概率越高，较新的器件一般窗口较小。
1.5 避免亚稳态，以下条件中，信号可能违背时序要求：①输入信号是异步信号 ②时钟（上升/下降时间）高于容限值。③信号在跨时钟域下工作 ④组合延迟使得触发器的数据输入在亚稳态窗口发生变化。
避免方法一：使用同步器 相当于将异步信号加上了时钟的限制，变为了同步信号。缺点是，系统需要更多的时间去响应异步输入，用时钟倍频，但也仅仅减少了亚稳态发生的概率。
当信号必须在跨时钟域下工作时，必须使用同步器，同步器分为两种模式A和B（分别在什么情况下使用？）
亚稳态的建议
（1）采用同步器
（2）采用响应更快的触发器，缩短亚稳态窗口Tw
（3）使用级联触发器
后续看懂了继续补充。。。。。。。《硬件架构的艺术》第一章
第二章 时钟和复位
1.不推荐的时钟控制方法：①用触发器驱动下一级的时钟输入端 ②门控单元驱动时钟（多路复用更麻烦） ③双边沿或混合边沿时钟 ④触发器驱动下一级异步复位端。
2.推荐的设计技术
避免组合环路：组合环路不可综合，设计中不可靠不稳定的因素 明显的特征：信号经过若干组合后又产生了自身或算数表达式右边的内容也出现在左边
