目录代码覆盖率断言覆盖率漏洞率曲线功能覆盖率功能覆盖策略覆盖组覆盖组的采样触发数据采样bin的创建和应用条件覆盖率翻转覆盖率wildcard覆盖率忽略的bin非法的bin交叉覆盖率排除部分cross bin精细的交叉覆盖率指定覆盖选项注释覆盖次数限定覆盖率目标covergroup方法数据分析 覆盖率是衡量设计验证完备性的一个通用词语；随着测试逐步覆盖各种合理的组合，仿真过程会慢慢勾画出设计的情况
目录数据类型组合/非组合型数组定宽数组和动态数组关联数组显示转换初始化和赋值队列结构体枚举类型字符串过程块和方法函数function任务task变量生命周期设计例化和连接验证结构 前言：个人学习SV的在线笔记。学习SV的过程中借鉴一些大佬的笔记和路科验证学习资料，只做个人学习交流使用，感谢！数据类型logic和reg、wire的区分和联系：-Verilog作为硬件描述语言，designer懂得所
目录实验 9 FPGA数字钟实验分析：实现思路：硬件支持：硬件描述语言代码编写：1 顶层模块2 时钟分频，(正/倒)计时器模块3 输入处理模块in_out.v5 24小时时钟，计时，秒表模块6 闹钟7 时间设置实验 9 FPGA数字钟?请使用SystemVerilog/Verilog实现一个数字钟。
要求：
（1）能够显示时分秒；
（2）能够设置开始时间；
（3）使用你自己的7段数码管显示译码电路
一：基本
Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire，而寄存器可能综合成WIRE，锁存器和触发器。
二：verilog语句结构到门级的映射
1、连续性赋值：assign
连续性赋值语句逻辑结构上就是将等式右边的驱动左边的结点。因些连续性赋值的目标结点总是综合成由组合逻辑驱动
1.1 逻辑运算符在Verilog HDL语言中有三种逻辑运算符：1）&&逻辑与；2）|| 逻辑或；3）！ 逻辑非。“&&”和“||”是双目运算符，它要求要有两个操作数，如（a>b）&&(b<c),（a<b）||(b<c)。“！”是单目运算符，只要求一个操作数，如！（a>b）。表1.1为逻辑运算表，他表示a和b的值为不同
转载
2024-09-06 16:08:19
71阅读
systemverilog中的随机化激励I…H田国集威电路 船“…Circuit■●●■ grated中的随机化激励SystemVerilog谤琏葱芯集成电路设谤公司 扬鑫泠谨俊拣竞雾 菱宇闻摘要：随着集成电路的验证工作日渐麓杂，对验证的可靠性提出了越来越离的要求。传统的验证工作中了利用随祝纯激励瓣数烈提高验证代码的效率争验证可靠槛的重要姓。本文越删痒为镧，焖述了如埔方法，以帮助读者理解如何使用S
条件语句1. 条件语句分为两种：if-else语句和case语句
2. 特点：顺序语句，应放在“always”块内使用if-else语句1. 判定所给的条件是否满足，根据判定的结果（真或假）决定执行给出的两种操作之一。
2. if-else语句的形式：（对于每个if-else语句，他只有两个分支，if或者else）
（1）其中“表达式”为逻辑表达式或关系表达式，或一位的变量；
（2）若表达式的
转载
2024-04-12 20:58:54
214阅读
上一节课程对Quartus工具的基本使用做了简单的概述，本节对工具使用再次强化，同时对Verilog基础语法做简单的介绍；在数字电路中，常用逻辑组合有两种：时序逻辑、组合逻辑；两者都属于逻辑，只不过时许逻辑比组合逻辑多了点内容；打个比方，如果把组合逻辑比作一个二位坐标系的话，那时序逻辑就好比在二位坐标系内加了另一个坐标，而这个坐标就是时
//计数器 //led每500ms状态翻转一次 //系统时钟为50m，对应周期为20ns， //500ms=500_000_000ns(ms μs ns) /20 = 25_000_000次 module counter(clk50m, rst_n, led_out); input clk50m; ...
转载
2021-09-05 19:58:00
1422阅读
2评论
在 Verilog 中，可以利用任务（关键字为 task）或函数（关键字为 function），将重复性的行为级设计进行提取，并在多个地方调用，来避免重复代码的多次编写，使代码更加的简洁、易懂。函数函数只能在模块中定义，位置任意，并在模块的任何地方引用，作用范围也局限于此模块。函数主要有以下几个特点：1）不含有任何延迟、时序或时序控制逻辑2）至少有一个输入变量3）只有一个返回值，且没有输出4）不含
左移运算符（<<） 左移运算符是用来将一个数的各二进制位左移若干位，移动的位数由右操作数指定（右操作数必须是非负 值），其右边空出的位用0填补，高位左移溢出则舍弃该高位。 例如：将a的二进制数左移2位，右边空出的位补0，左边溢出的位舍弃。若a=15,即00001111（2），左移2 位得00111100（2）。 源代码： #include <stdio.h>
main(
foreach结构指定在数组元素上的迭代。它的自变量是一个指明任意类型数组（固定尺寸的、动态的、及联合数组）的标识符，然后紧跟着一个包围在方括号内的循环变量的列表。每一个循环变量对应于数组的某一维。foreach结构类似于一个使用数组范围替代一个表达式来指定重复次数的repeat循环。 例子：
string words[2] = {"hello", "world"};
转载
2024-02-29 15:37:19
982阅读
本文对Verilog 的几种赋值语句进行归纳总结，辅以示例代码作为说明。1、连续赋值语句（Continuous Assignments）连续赋值语句是Verilog 数据流建模的基本语句，用于对线网进行赋值，等价于门级描述，是从更高的抽象角度来对电路进行描述。连续赋值语句必须以关键词assign开始。连续赋值语句的特点：数据类型是以下几种类型之一： ① 标量线网，如 wire a; assign
转载
2024-04-01 09:07:43
229阅读
关键字 posedge 指信号发生边沿正向跳变，negedge 指信号发生负向边沿跳变，未指明跳变方向时，则 2 种情况的边沿变化都会触发相
原创
2023-05-22 15:41:46
72阅读
1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module，
SystemVerilog学习——数据类型1. 内建数据类型1.1 逻辑数值类型1.2 符号类型，负责线程之间的数据交换和同步。EVENT事件是静态的同步对象句柄（可以像参数一样在子程序中传递），它用来同步多个并发的进程，比如某个进程等待着事件，而另一个进程则触发这个事件。几个特征：
转载
2024-05-16 19:03:14
301阅读
1、function和task简介Systemverilog和Verilog中的 function 和 task有一些区别。1.1 verilog中task可以消耗时间，而function不能消耗时间。function不能包含一些消耗时间的语句，例如：#100n; @ ; wait()等fucntion不能调用taskverilog中的function必须要有返回值，并且返回值必须被使用，例如用到
转载
2024-08-27 17:12:00
117阅读
Systemverilog 语法总结（中）上一个博客分享了SV基本的概念，这一博客继续分享，等下一个博客分享一个公司的验证的笔试题目。 l 事件背景：Verilog中当一个线程在一个事件上发生阻塞的同时，正好另一个线程触发了这个事件，则竞争就出现了。如果触发线程先于阻塞线程，则触发无效（触发是一个零宽度的脉冲）。解决方法：Systemverilog 引入了triggered()函数，用于
转载
2024-04-29 22:53:48
51阅读
