在Verilog HDL语言中,信号有两种赋值方式。

A)非阻塞赋值(Non-Blocking)方式(如:b<=a;)

(1)在语句块中,上面语句所赋值的变量不能立即为下面的语句所用;

(2)块结束后才能完成这次赋值操作,赋值的职位上次赋值得到的;

(3)在编写可综合的时序逻辑模块时,这是最常用的复制方法。

 

B)阻塞赋值(Blocking)方式(如:b=a;)

(1)赋值语句完成后,块才结束;

(2)b的值在赋值语句执行完后立刻改变。

(3)在时序逻辑中使用时,可能会产生意想不到的结果。

 

补充:

首先规定两个缩写:

RHS--赋值等号右边的表达式或变量可以写作RHS表达式或RHS变量;

LHS--赋值等号左边的表达式或变量可以写作LHS表达式或LHS变量。

B)阻塞赋值

 阻塞赋值的详细过程是先计算等号右手方向的RHS的值,这是赋值语句不允许别的任何Verilog语句的干扰,直到它的赋值完成,即把RHS赋给LHS的时刻,才允许别的赋值语句执行。一般可以综合的阻塞赋值不能在RHS设置延迟(零延迟也不可以)。阻塞赋值的执行可以认为是只有一个步骤的操作,即计算RHS的值并更新LHS,此时不允许任何其他语句的干扰,所谓的阻塞的概念就是值在同一个always块中,其后面的赋值语句从概念上来讲是在前面一条语句赋值完成后才执行的。

如果在一个过程块中阻塞赋值的变量RHS正好是另一个always块中阻塞赋值的LHS变量,这两个过程又通过同一个时钟沿触发,这是阻塞赋值会出现问题,有可能出现竞争。如果这两个赋值语句操作由同一个时钟沿触发,则执行的顺序是无法确定的。

1 module fbosc(y1,y2,clk,rst);
 2   input clk,rst;
 3   output y1,y2;
 4   reg y1,y2;
 5   always @(posedge clk or posedge rst)
 6   begin
 7   if(rst) y1=0;
 8   else y1=y2;
 9   end
10   always @(posedge clk or posedge rst)
11   begin
12   if(rst) y2=1;
13   else y2=y1;
14   end
15  endmodule

如果清零信号已经从1到0(已经reset过),并且上面的always块比下面的always块的时钟沿早几个皮秒到达,那么最后y1=1,y2=1;但是如果下面的always块的时钟沿先到达,那么输出y1=0,y2=0;这就说明折个模块是不稳定的,肯定会产生竞争和冒险。

A)非阻塞赋值

非阻塞赋值在赋值开始的时刻就开始计算RHS的值,但是到赋值结束的时刻才更新LHS。在计算RHS和更新LHS的时刻其他的Verilog语句,包括其他非阻塞赋值语句都能同时进行计算RHS和更新LHS。非阻塞赋值允许其他的Verilog语句同时进行操作。非阻塞赋值只能用于对存储器型变量进行赋值,因此只能用在initial块和always块中,并且不允许用assign赋值。

非阻塞赋值可以看做两个步骤:

1)在赋值开始时刻,计算非阻塞赋值RHS表达式;

2)在赋值结束时刻,更新非阻塞赋值LHS的值。

1 module fbosc(y1,y2,clk,rst);
 2   input clk,rst;
 3   output y1,y2;
 4   reg y1,y2;
 5   always @(posedge clk or posedge rst)
 6   begin
 7   if(rst) y1<=0;
 8   else y1<=y2;
 9   end
10   always @(posedge clk or posedge rst)
11   begin
12   if(rst) y2<=1;
13   else y2<=y1;
14   end
15  endmodule

按照IEEE的标准,两个always块是并行执行的。在复位后,无论哪一个always的有效沿先到达,两个always块中的非阻塞赋值都在赋值开始计算RHS的表达式,而在结束时刻才更新LHS。所以复位之后,无论哪个边沿先到达,y1=1;y2=0是确定的,因为实质上y1被赋值的是信号沿上升时刻的y2的值,此时y2还没有改变,而y2被赋的值是信号上升沿时y1的值;若以后保持rst为零的话,每一个时钟沿到来之后,y1和y2被赋值的都是上一个周期的y2和y1,从结果来看两个赋值语句是并行执行的。

在使用阻塞赋值和非阻塞赋值时的八大原则:

1)时序电路建模时,采用非阻塞赋值;

2)锁存器电路建模时,采用非阻塞赋值;

3)用always块建立组合逻辑模型时,采用阻塞赋值;

4)用always块建立时序和组合逻辑混合电路时,采用非阻塞赋值;

5)不要在同一个always块中同时使用非阻塞赋值和阻塞赋值;

6)不要在一个以上的always块中为同一个变量赋值;

7)用$strobe系统任务来显示用非阻塞赋值的变量值;

8)在赋值时,不要用#0延迟;