51CTO首页
AI.x社区
博客
学堂
精品班
软考社区
免费课
企业培训
鸿蒙开发者社区
WOT技术大会
IT证书
公众号矩阵
移动端
短视频 免费课程 课程排行 直播课 软考学堂
全部课程 厂商认证 IT技术 24年11月软考 PMP项目管理 免费题库
在线学习
文章 资源 问答 课堂 专栏 直播
51CTO
鸿蒙开发者社区
51CTO技术栈
51CTO官微
51CTO学堂
51CTO博客
CTO训练营
鸿蒙开发者社区订阅号
51CTO软考
51CTO学堂APP
51CTO学堂企业版APP
鸿蒙开发者社区视频号
51CTO软考题库
# 网海の拾贝

【转】基于verilog HDL 的FPGA设计中可综合的问题

【转】基于verilog HDL 的FPGA设计中可综合的问题 6、assign 和deassign 不支持对reg 数据类型的assign或deassign进行综合，支持对wire数据类型的assign或deassign进行综合。     可用force 和release

职场
休闲
verilog HDL FPGA设计
转载 精选 2010-09-13 17:09:54 1240 阅读

十进制数0.1转二进制

十进制数0.1转二进制

职场
休闲
十进制数0.1转二进制
转载 精选 2010-09-01 13:37:25 3404 阅读

Visio中如何画正弦波

在文件——形状——电气工程-----------模拟与数字信号——信号波形 拖到编辑区，选中，点击右键选择“设置信号波类型” （有方波、正弦波等,选择好就行了）。

职场
休闲
visio
正弦波
原创 2010-08-31 14:29:04 10000+阅读 1评论

verilog设计经验总结 转　

verilog设计经验总结 转　

职场
设计
休闲
verilog
经验总结
转载 2010-05-31 12:46:48 737 阅读 2评论

verilog代码设计

1、避免使用内部生成的时钟 2、绝对避免使用内部生成的异步置位/清零信号 3、避免使用锁存器 4、时序过程要有明确的复位值 5、避免模块内的三态/双向

代码
职场
设计
休闲
verilog
转载 2010-05-31 12:35:13 957 阅读

Are noon and midnight 12 a.m. or 12 p.m.?

在中文，上午12点指的是中午12点。 不过在英文里，12AM是凌晨0点。 出国三年了，国外都是这样的。

职场
am
pm
休闲
转载 2010-03-01 16:13:45 1213 阅读

数字前端和后端设计工程师需要具备什么能力

数字前端和后端设计工程师需要具备什么能力

职场
其他
休闲
数字前端
后端
转载 2009-12-12 17:59:47 5790 阅读

关于Astro和Encounter的讨论

Astro是Apollo的升级版，SoC Encounter可以看作是SE的取代产品，虽然IC Compiler是 Astro的下一代取代产品，但目前数字后端设计工具的主流还是Astro和Encounter。至于性 能孰优孰劣，两家公司都有堆成山的BenchMark说明自己牛X。我个人的使用感受是，同时期 release的两个工具的速度和memory使用相差不大，即使有差异，这也不是我们IC设计者最 关注的方面。

职场
休闲
Astro
Encounter
转载 2009-12-12 17:56:38 2186 阅读

IC设计中的时钟类型约束

对于选择时钟，如果输入是同一个时钟域的话，可以在输出端generated出一个最高频率。 如果是异步时钟则不需要set_case_analysis ，2个时钟需要同时分析。

职场
休闲
时钟约束
转载 精选 2009-12-10 16:40:05 5354 阅读

I2C应用: 不能说的秘密 [原创]

上拉电阻阻值的确定 PCB布局布线与抗干扰设计 软件模拟I2C时序 I2C应用中上拉电阻电源问题

职场
休闲
I2C
转载 精选 2009-11-13 14:28:19 1023 阅读

I2C上拉电阻问题

I2C上拉电阻问题

职场
休闲
I2C
上拉电阻
转载 精选 2009-11-13 13:41:32 7528 阅读 1评论

上、下拉电阻的作用总结（新手入门必读）

上、下拉电阻的作用总结（新手入门必读）

职场
其他
休闲
上拉电阻
下拉电阻
转载 精选 2009-11-12 09:42:50 1071 阅读

TTL电平和CMOS电平

CMOS电平和TTL电平

职场
CMOS
休闲
TTL
电平
转载 精选 2009-11-12 09:33:17 1178 阅读

【专辑：fpga引脚分配】FPGA的引脚如何配置？

分配fpga管脚时该怎么选择，引脚有什么属性需要考虑，quartus2中引脚有几个属性：Reserved，Group，I/O Bank,Vref Group,I/O standard( 3.3-V LVTTL(default) )分别是什么意思，要怎么设置？

职场
休闲
fpga
引脚分配
转载 2009-11-11 15:01:04 10000+阅读 1点赞

【专辑：fpga引脚分配】FPGA引脚信号指配的几个原则

多用途引脚信号指配的指导方针

职场
休闲
fpga
引脚分配
转载 2009-11-11 14:57:40 1185 阅读

危险的未分配引脚（FPGA）

一个没有逻辑驱动，也忘了分配布局位置的输出引脚被Fitter工具随机分配到了FPGA没有用到（也没有位置约束）的一根CPU地址输入线上，这根地址线就被短路到了“0”电平上，进而导致CPU外部总线上特定地址范围不能被CPU访问到，最终引发了系统崩溃。

职场
休闲
FPGA
分配引脚
转载 精选 2009-11-11 14:40:16 2034 阅读

基于modelsim和quartus的FPGA设计流程

基于modelsim和quartus的FPGA设计流程

职场
休闲
modelsim
quartus
FPGA设计流程
转载 精选 2009-11-11 10:29:44 1803 阅读

嵌入式逻辑分析仪Signal Tap II在FPGA设计中的应用

介绍了大规模可编程逻辑器件开发工具Quartus II中嵌入式逻辑分析仪Signal Tap II的基本用法；并结合一个具体的应用实例来说明了Signal Tap II在系统硬件调试过程中的优点及其强大功能。

休闲
Signal
II
Tap
嵌入式逻辑分析仪
转载 精选 2009-11-03 18:23:25 5711 阅读

使用SignalTap II逻辑分析仪调试FPGA

使用SignalTap II逻辑分析仪调试FPGA   摘 要 ：本文介绍了可编程逻辑器件开发工具Quartus II 中SingalTap II 嵌入式逻辑分析器的使用，并给出一个具体的设计实例，详细介绍使用SignalTap II对FPGA调试的具体方法和步骤。 关键字 ： SignalTap；硬件调试；FPGA 1 概述 --- 随着FPGA容量的

职场
休闲
SignalTap
II
转载 2009-11-03 09:59:55 2279 阅读

QuartusII警告信息大解析

QuartusII警告信息大解析

职场
休闲
QuartusII
警告信息
转载 2009-10-29 21:36:06 894 阅读

卸载方法

卸载某些360和添加删除程序都卸载不了的软件的方法，很好用

职场
休闲
卸载方法
转载 2009-10-23 11:25:55 719 阅读

上拉电阻和下拉电阻的总结

上拉电阻和下拉电阻的总结

职场
休闲
上拉电阻
下拉电阻
转载 2009-10-22 21:46:33 542 阅读

Summarizing Verilog Design Experience

Summarizing Verilog Design Experience

职场
休闲
Verilog
转载 2009-10-22 21:43:08 551 阅读

Synthesis Script Templet

Synthesis Script Templet

职场
Script
休闲
Synthesis
Templet
转载 2009-10-22 21:41:20 1273 阅读

Verilog设计风格

Verilog设计风格

职场
设计
休闲
Verilog
转载 2009-10-22 21:38:17 817 阅读

IC layout布局经验总结

IC layout布局经验总结

职场
IC
布局
休闲
layout
转载 2009-10-22 21:23:33 2150 阅读

逻辑综合中对关键路径处理方法的研究

本文介绍了IC设计中逻辑综合的一般步骤及相关基本概念，并在此基础上以综合工具Design Compiler为例，从基本电路单元、端口、边界和结构4个方面，着重阐述 了对关键路径的处理方法

职场
休闲
综合
关键路径
转载 2009-10-22 21:18:00 2066 阅读

Design Compiler FAQ

1.1 什么是DC?      DC(Design Compiler)是Synopsys公司的logical synthesis工具，它根据design description和design constraints自动综合出一个优化了的门级电路。它可以接受多种输入格式，如HDL、Schematics、Netlist等，并能生成多种性能report，

职场
休闲
dc
转载 2009-10-22 21:12:42 10000+阅读

set_false_path

What is a false path, How to set a false path using PrimeTime?

职场
休闲
set_false_path
转载 2009-10-22 21:10:59 4063 阅读

Synthesis Summary

综合概述      综合技术的研究可以追溯到20世纪60年代，IBM公司T.J.Watson研究中心开发ALERT系统，将寄存器传输级算法描述转化成逻辑级的结构实现；20世纪70年代，综合技术发展迅速，但主要致力于较低层次的逻辑综合和版图综合；20世纪80年代中期，专用集成电路的广泛应用，要求芯片设计大规模、高性能、短周期，大大推动了从算法级设计描

职场
IC
休闲
综合
Synthesis
转载 2009-10-22 21:08:00 2496 阅读
  • 1
  • 2

Copyright © 2005-2024 51CTO.COM 版权所有 京ICP证060544号

关于我们
官方博客 全部文章 热门标签 班级博客
了解我们 网站地图 意见反馈
友情链接
鸿蒙开发者社区 51CTO学堂
51CTO 软考资讯