本节介绍EMIO控制PL端LED灯的亮灭，同时介绍利用EMIO连接PL端按键控制PL端的LED灯。 一、前言 前面介绍了PS端MIO的结构如下，从图中可知BANK0和BANK1的MIO有54个。BANK2和BANK3的EMIO有64个，本节采用EMIO控制PL端LED。 LED与KEY的PL端原理图二、Vivado工程建立 1.以ps_hello工程为基础，另存一个名为ps_emio工程，打开ZY
在本设计中，我们将PS端外设GPIO通过EMIO来调用PL端的引脚资源。由于小编此时只有pynq-z2的开发板，暂且用这个来学习zynq系列。这个开发板上PS端没有任何MIO引脚牵出给用户使用，因此该实验极为关键。首先什么是EMIO？EMIO是拓展的MIO，当PS的引脚不够用的时候，可以通过EMIO来进行扩展，从而使用PL的引脚。是PS和PL之间的一个接口。 在该实验中，通过EMIO来调用PL端的
引言 PL侧的网口需求相较于PS部分还是有一定区别的，主要需要添加axi ethernet 的移植PL 的 PCS/PMA IP 使用说明 关于xilinx 的Xilinx PCS/PMA PHY 的IP，这个是SGMII 接口，这里PCS/PMA IP 核相当 于PHY，外部通过PCB 连接到光模块，是电口转光口，对应的linux 驱动是xilinx_phy.c ，20200304 版本的内
Xilinx-ZYNQ7000系列-学习笔记（5）：设置EMIO并固化到QSPI一、EMIO的设置预先知识MIO：多功能IO接口，属于Zynq的PS部分，在芯片外部有54个引脚。这些引脚可以用在GPIO、SPI、UART、TIMER、Ethernet、USB等功能上，每个引脚都同时具有多种功能，故叫多功能。EMIO：扩展MIO，依然属于Zynq的PS部分，只是连接到了PL上，再从PL的引脚连到芯片
EMMC及系统说明（简单原理性内容，不含实际操作，可直接跳过）一个完整的linux系统包含PS和PL两个构件，其中PS构件包含fsbl、uboot、设备树文件、linux内核、根文件系统共5个要素。这里制作系统主要是考虑制作如上文件，具体的文件和功能及启动时启动顺序关系可以参看博客ZYNQ开发（九）分布式编译ZYNQ的镜像文件（推荐使用）_zynq-7000.dtsi_小灰灰的FPGA博客内有详细
转载
2024-08-17 15:44:54
346阅读
前言虽可使用Petalinux进行移植，简单方便，但为了更清楚明白的了解整个流程，还是尝试了一波手动移植。 流程对于手动移植，所需的文件为：BOOT.bin(FSBL+fpga_bit文件+u_boot.elf)、uImage、devicetree.dtb、uEnv.txt、文件系统文件放置位置说明：FLASH：BOOT.bin(FSBL+fpga_bit文件+u_boot.elf)E
转载
2024-08-06 18:55:03
335阅读
1、引脚定义上面的方向是对emmc颗粒而言的DS在hs400和hs400es模式下使用。其中emmc5.1才支持hs400es，对主机的数据读来说，采用的是DS的双沿，主机crc读和cmd读（只有hs400es支持）只是上升沿采样常规的VCC是3.3V电压，VCCQ是1.8V电压在上电或者复位后，只有DATA0用于数据传送，其他数据需要配置能用2、速率及带宽及电压描述每种模式的linux配置详见《
转载
2024-02-19 10:17:58
1205阅读
本文从最简单的petalinux需求的vivado工程开始，建立一个能跑起来linux的vivado工程。同时将linux kernel、根文件系统部署在接到SD1接口上的emmc中，qspi-flash中放置BOOT.BIN，uboot唤起emmc中的image.ub。并填坑关于petalinux在SD0为空时，配置从SD1启动的bug目录1 - VIVADO工程建立1.1 - PS
转载
2024-06-13 11:00:33
1253阅读
1 概述本文用于讲解ZYNQ中的EMIO的作用以及使用方法。ZYNQ说明：1）ZYNQ分为PL侧与PS侧。2）PL侧为逻辑部分，即常说的FPGA。3）PS侧为软件侧，即常说的RAM侧。4）本文以ZYNQ-7000系列 xc7z045ffg676为例讲解EMIO。使用开发工具：vivado 2017.4 ，SDK本文例程：设置两个EMIO，第一个作为输出，点亮LED，第二个作为输入，输入KEY的电平
转载
2024-07-30 18:15:43
757阅读
Zynq Fatfs文件系统应用笔Hello,panda 笔记介绍基于所描述的Zynq Fatfs基于Xilinx xilffsv3.0和Sdpsv2.4，文件系统采用在Bare-Metal和轻量级操作系统中常用的FatFs，版本为v0.10b。在开始介绍FatFs文件系统在Zynq实现之前一定要先对FAT3
转载
2024-06-06 08:16:37
1189阅读
Zynq Linux是一种基于ARM Cortex-A9处理器的嵌入式Linux操作系统，常用于嵌入式系统开发中。而eMMC（嵌入式多媒体卡）是一种快闪存储器标准，常用于嵌入式系统中作为存储设备。Zynq Linux emmc则是指在基于Zynq Linux的系统中使用eMMC作为主要存储设备的情况。
在嵌入式系统中，使用eMMC作为存储设备具有许多优势。首先，eMMC拥有高速的数据传输速度，可
原创
2024-04-19 11:48:34
265阅读
硬件平台：Digilent ZedBoard开发环境：Windows XP 32 bit + Wmare 8.0 + Ubuntu 10.04 + arm-linux-xilinx-gnueabi交叉编译环境Zedboard linux: Digilent OOB Design 1、FHS（Filesystem Hierarchy Stand
问你是解主密码还是用户密码，输入O（用户密码，因为我们只能给硬盘加用户密码）,回车 输入密码123456回车，解锁完成 再输入命令DISPWD回车 输入0回车 输入密码123456回车，解密完成 按F2刷新，硬盘已没密码,再扫描也是正常的扇区了。 Mhdd29的日志功能，在使用中我发现很实用，他详细记录了Mhdd扫描和维修硬盘的全部过程，以及哪个LBA处有坏道，哪个地方有红绿块
1 处理器间的通信为AMP 设计创建应用之前，您需要考虑应用如何进行通信（如有需要）。最简单的方法是使用片上存储器。Zynq SoC 配备256KB 的片上SRAM，可从以下四个源地址进行访问：• 利用侦测控制单元（SCU）从任意内核进行访问；• 利用SCU 通过AXI 加速器一致性端口（ACP）从可编程逻辑进行访问；• 利用片上存储器（OCM）互联
使用的是正点原子zynq开发板Zynq配置AMP模式（cpu0跑linuxc+cpu1跑裸机）在 AMP 运行环境下，必须要小心以防止两个 CPU 争夺这些共享资源，在 SoC 硬件系统当中，有一些 资源是每个 CPU 私有的，而有一些资源则是公用的；CPU 私有资源如下所示： 1）L1 cache（一级缓存）； 2）CPU 私有外设中断（PPI）； 3）内存管理单元（MMU）； 4）CPU 私有
转载
2024-07-11 05:12:05
494阅读
MIO和EMIO简介对于普通的ARM芯片来说，芯片有几百甚至是上千个管脚能够与外设相连。 但是FPGA内部的ARM核不同，仅有53个MIO和64个EMIO能够与外界进行直接的信息交互，而且MIO的作用一般是固定死的，如之前所提到的UART使用的是MIO的48、49口。 这其实和其特殊性有关，对于FPGA内部的ARM来说，其定位与普通的ARM芯片有所不同。 FPGA内部的ARM一般只做复杂的、对速度
转载
2024-09-08 08:27:43
131阅读
20.1 概述 AXI-EMC IP是一个可以可以支持各种内存型号的控制器，利用这个IP可以非常方便地模拟各种类型的内存或者FLASH接口实现数据的交互和通信。以下是AXI-EMC IP的功能特性：1、支持AXI4 Slave Memory Map接口，数据宽度为32位和64位2、支持写入/读取寄存器的可选AXI4-Lite Slave数据宽度为32位3、支
转载
2024-09-21 22:42:05
207阅读
由一个嵌入式存储解决方案组成，带MMC（多媒体卡）接口、快闪存储器及主控制器。集诚在BGA封装中。接口速度：最大可高达52MBytes优点：具有快速、可升级的性能。接口电压:可以是1.2V、1.8V、3.3V它是在NAND闪存芯片的基础上，额外集成了控制器，即： NAND闪存芯片+控制器=EMMC如上图：主机MCU通过总线与EMMC的控制器进行连接EMMC总线的四类信号功能：1、时钟信号 CLK：
转载
2024-09-15 10:54:08
126阅读
一、前言Xlinx的ZYNQ系列SOC集成了APU、各种专用外设资源和传统的FPGA逻辑，为ARM+FPGA的应用提供助力，降低功耗和硬件设计难度的同时极大提高两者间传输的带宽。之前在研究生课题中使用过ZYNQ搭建环路系统对算法进行板级验证，但并没有深入使用和理解这个异构平台，今天算是对入门的总结。一款SOC的入门必然是GPIO的使用，而中断则是MCU能保证实时性的必杀武器。硬件调试难度高一直是F
转载
2024-09-06 13:55:30
590阅读
MIO和GPIO概述GPIO-Bank0/Bank1基础寄存器配置 GPIO作为外设被分为4组（4个Bank）：Bank0~Bank3。Bank0和Bank1通过MIO连接到PS的引脚。Bank2和Bank3通过EMIO连接到PL。现在我们来看Bank0和Bank1的GPIO：（1）Input配置：DATA_RO(read only) 寄存器: 存储GIPO读入的电平数据。【注意： 他是一个只读寄
