目录创建新的工程进行代码编写烧录程序创建新的工程 你可以选择通过file→project→new project，也可以直接在quick start中新建。 这里我是直接quick start中新建的，点击next后，对文件进行命名，选择存
转载
2024-06-22 09:51:07
616阅读
一、添加管脚约束Vivado 使用的约束文件格式为xsc文件，主要是完成管脚的约束，以及组的约束。点击“Open Elaborated Design”在弹出的窗口点"OK"菜单栏中选择"Window->I/O Ports"在弹出的I/O Ports中可看到管脚的分配情况给LED和时钟分配管脚、电平标准，完成后点击保存在弹出的窗口中，文件名自行填写，文件类型默认“XDC”，点击“OK”打开刚生
转载
2024-01-12 05:15:08
722阅读
转自http://blog.chinaaet.com/luozhongpin1989/p/37153 Vivado相比与ISE的一个进步就在于整个软件是一个整体，而不像ISE，分为多个独立的软件进行协同工作。能体现这一点的一个地方，就是Vivado的checkpoint，简称dcp。 在project流程中，Viva
转载
2017-05-19 20:22:44
9208阅读
1. vivado安装首先下载vivado webpack installer，目前最新版本为2019.1，可以去Xilinx的官网进行下载。 开始安装，可以选择VIvado HL Webpack版本点击next继续安装。接下来的一步可以使用默认选项继续安装，但是这样占用的存储空间比较大。也可以使用如用所示的最小安装方式。接下来就是比较漫长的安装过程了。2. Vivado使用本使用指南将指导读者在
原创
2022-12-04 01:08:35
363阅读
RTL设计在RTL设计中，将想要抓取的前加上：(*KEEP = "TRUE"*) reg led_reg02
原创
2022-04-18 15:31:42
2153阅读
1. vivado安装首先下载vivado webpack installer，目前最新版本为2019.1，可以去Xilinx的官网进行下载。 开始安装，可以选择VIvado HL Webpack版本点击next继续安装。接下来的一步可以使用默认选项继续安装，但是这样占用的存储空间比较大。也可以使用如用所示的最小安装方式。接下来就是比较漫长的安装过程了。2. Vivado使用本使用指南将指导读者在
原创
精选
2022-11-22 17:26:19
517阅读
http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_3/ug936-vivado-tutorial-programming-debugging.pdf
原创
2021-11-11 15:04:25
220阅读
RTL设计在RTL设计中，将想要抓取的信号前加上：(*KEEP = "TRUE"*) reg led_reg02;例如，本例中需要抓取的信号是led_reg02；ILA核的生成及例化之后生成一个ILA核，如下：点击OK，生成ILA核完毕。之后在程序中例化ILA核：给出例化程序部分： ila_0 ila_sysclk ( ...
原创
2021-08-20 13:47:40
1989阅读
`define：作用 -> 常用于定义常量可以跨模块、跨文件; 范围 -> 整个工程。 宏定义定义和使用步骤如下： 1.正确添加头文件步骤如下 2.编辑预定义代码 3.设置头文件属性（此步骤做不做都可） 4.在文件中使用宏定义 (1)首先，在此文件中添加文件头：`include "axi_lite_ ...
转载
2021-07-13 13:13:00
4276阅读
2评论
Vivado支持多种类型(3种：RTL/post-synthesis/io-plan)工程，当创建Post-Synthesis (门级)工程时，需要注意： 大概是5种类型的输入文件：1，struct verilog 2,edf 3,BD file 4,XCI 5,DCP对于IP文件需要使用XCI文件作为输入，而不是dcp文件（虽然dcp文件包含设计约束，但却没有elf/coe
IDDR与ODDR简单的应用 项目简述 IDDR与ODDR的简述 RGMII时序简述 千兆网输入与输出模块的设计 测试模块的设计 仿真测试结果 总结 项目简述 在数据的传输过程中，我们经常可以碰见双沿传输数据到FPGA，或者FPGA传输双沿数据给外部芯片，最常见的例子就是DDR芯片。这里说明一下，F ...
转载
2021-08-16 11:23:00
703阅读
2评论
IDDR与ODDR简单的应用 项目简述 IDDR与ODDR的简述 RGMII时序简述 千兆网输入与输出模块的设计 测试模块的设计 仿真测试结果 总结 项目简述 在数据的传输过程中，我们经常可以碰见双沿传输数据到FPGA，或者FPGA传输双沿数据给外部芯片，最常见的例子就是DDR芯片。这里说明一下，F ...
转载
2021-08-16 11:23:00
1000阅读
2评论
前言本文是关于程序控制结构的习题整理和讲解4.2下面代码的运行结果为 for index,(f,s)in enumerate(zip((1,2,3),[4,5])):print(f, end=‘,’)
zip((1,2,3), [4,5])：zip函数将两个序列（元组(1,2,3)和列表[4,5]）“压缩”成一个由元组组成的迭代器。在这个例子中，zip会生成一个迭代器，它的元素是来自两个序列的元素
大家伙，又到了每日学习的时间了，今天咱们来聊一聊vivado 调用IP核。首先咱们来了解一下vivado的IP核，IP核(IP Core)：Vivado中有很多IP核可以直接使用，例如数学运算(乘法器、除法器、浮点运算器等)、信号处理(FFT、DFT、DDS等)。IP核类似编程中的函数库(例如C语言中的printf()函数)，可以直接调用，非常方便，大大加快了开发速度。使用Verilog调用IP核
转载
2024-10-09 17:57:00
299阅读
Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真Author:zhangxianhe新建工程打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 点击Next；输入工程名称和路径。 选择RTL Project，勾选Do not spe
转载
2024-01-03 13:50:47
167阅读
文章目录前言一、Vivado运行RTL分析闪退二、在创建完工程后修改开发板型号三、引脚分配时，没有对应引脚或是I/O Std四、创建bit流文件五、安装Modelsim的流程（有一步很重要）六、和谐Modelsim七、vivado联合Modelsim进行仿真 前言学习vivado平台一些操作以及遇到的错误一、Vivado运行RTL分析闪退打开vivado项目的时候用项目文件夹的.xpr文件打开，
vivado三种常用IP核的调用当前使用版本为vivado 2018.3vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。今天介绍的是vivado的三种常用IP核：时钟倍
转载
2024-04-03 19:12:12
369阅读
世界上一成不变的东西，只有“任何事物都是在不断变化的”这条真理。—— 斯里兰卡【vivado学习六】 Vivado综合在 Flow Navigator 中点击设置, 然后选择Synt...
原创
2022-03-30 13:39:34
1891阅读
