目录寄存器模型的常规方法mirror、desired和actual valueprediction的分类自动预测显式预测uvm_reg的访问方法mem与reg的联系和差别内建（built-in）sequences寄存器模型内建序列存储模型内建序列寄存器健康检查寄存器应用场景寄存器检查功能覆盖率概述覆盖率自动收集模式覆盖率外部事件触发收集 寄存器模型的常规方法mirror、desired和actua
很多UVM用户平时更多的使用get_response()方式去获得uvm_driver的response，但get_response有些缺点：由于 get_response() 是一种阻塞方法，它会阻塞直到收到来自 UVM 驱动程序 (put_response()) 的响应。因此，如果我们使用 get_response() 方法实现并按此顺序将 start_item()、finish_item()
转载
2024-04-01 07:06:27
585阅读
前言笔记内容对应张强所著的《UVM实战》。该书对UVM使用进行了比较详尽的介绍，并在前言中提供了书籍对应源码的下载网址，是一本带有实操性的书籍，对新手比较友好，推荐阅读。学习完第二章后，我们对UVM已经有了一个基本概念，但如何在自己的电脑上跑一个UVM deme，让知识“活”起来呢？嘿嘿，别急，实操马上开始！1 运行前准备1.1 系统要求win10（理论上可以安装下方modelsim软件的wind
转载
2024-09-30 10:15:01
319阅读
GetProp函数功能：该函数从给定窗口的属性列表中检索数据句柄。给定的字符串标识了要检索的句柄。该字符串和句柄必须在前一次调用SetProp函数时已经加到属性表中。 函数原型：HANDLE GetProp（HWND hWnd，LPCTSTR lpString）； 参数： hWnd：指向要搜索属性表的窗口。
引言本专栏的博客均与 UVM 的学习相关，学习参考： 【1】UVM Tutorial 【2】张强著，UVM实战 （卷 Ⅰ） 【3】Download UVM (Standard Universal Verification Methodology)UVM 概念UVM（Universal Verification Methodology，通用验证方法） 是一个全产业的标准
已看章节UVM验证环境的搭建只有driver和dut的验证环境增加factory机制加入objection机制virtual interface加入transaction加入env加入monitor加入agent加入referrence model加入scoreboard加入sequencer加入testUVM基础uvm_component和uvm_objectuvm_object的派生类介绍u
转载
2024-10-30 08:46:04
53阅读
m_sequencer和p_sequencer的个人理解1、是什么？2、为什么？3、怎么用？ 1、是什么？m_sequencer：可以理解为member_sequencer，隐藏or局部sequencer，。类型是uvm_sequencer_base类型，定义在uvm_sequence_item类中，注意：类型很重要。可以理解为每个sequence中默认都有m_sequencer这一成员变量。m
转载
2024-09-20 20:02:09
101阅读
1.sequence 需要根据driver对 transaction 的反应来决定接下来要发送的transaction。2.如果要response，
原创
2023-07-31 17:32:00
354阅读
1. uvm_reg_block的特点(1) 一个寄存器模型必须包含一个reg_block; 一般DUT内具有相同的基地址的所有寄存器,会放在一个reg_block中. (2) uvm_reg_block可以包含任意数量的uvm_reg, register files, memories以及其他低层次的uvm_reg_block;(3) uvm_reg block里含
文章目录1.寄存器模型( Register model )简介2.UVM 寄存器模型的层次结构3. 创建和使用寄存器模型Step1: 对每个寄存器进行定义Step2: 将寄存器放入register block容器中，并加入到对应的Address MapStep3: 创建Register AdapterStep4: 顶层reg block对象的创建及使用Step5: 将Address Map连接到
转载
2024-09-18 08:12:41
149阅读
目录消息方法消息处理消息宏消息机制回调函数 一个好的验证系统应该具有的消息管理特性：通过一种标准化的方式打印信息；过滤（重要级别）信息；打印通道。这些特性在UVM中均有支持。UVM提供了一系列丰富的类和方法来生成和过滤消息：消息方法、消息处理、消息机制。消息方法在UVM环境中/之外，只要有引入uvm_pkg，均可通过下面方法按照消息的严重级别和冗余度来打印消息。• function void u
目录UVM的编译和运行顺序UVM仿真开始UVM世界的“诞生”UVM仿真结束 UVM的编译和运行顺序下图是UVM的编译运行顺序，非常重要的知识点！在加载硬件模型调用仿真器之前，要完成编译和建模阶段。在开始仿真之前，分别执行硬件的always/initial语句，以及UVM的调用测试方法run_test和几个phase，分别是build、connect、end_of_elaboration和star
转载
2024-07-13 08:43:44
78阅读
1.get_response 和 put_response是一一对应的。当在sequence 中启动ge
原创
2023-07-31 17:30:09
338阅读
1.通常，一个transaction 对应一个response，但事实上，UVM
原创
2023-07-31 17:29:29
157阅读
文章目录前言一、编译和仿真间的关系1. Questa： 如何查看class instances2. UVM 验证的 必要步骤3. UVM和SV 验证顶层盒子二、UVM 的各种机制和 域的自动化1 工厂的注册 和 创建对象2 UVM override 替换3 域的自动化4 Phase 机制4.1 **SV和UVM run点火的不同：**5 config机制5.1 config机制的作用5.2 为什
转载
2024-03-28 19:07:57
630阅读
1.通过get_full_name()得到此component 的路径：2.uvm_top 的名字是
原创
2023-07-31 17:28:27
287阅读
uvm reg的设计
项目中的reg_model一般只有一份，set到reg_sequence上，所以多个sequence并行启动结束的时候，reg model会成为一个共享资源。 uvm_reg_field中的volatile，主要来设置m_check的变量， m_check，主要用在uvm_reg的mirror task，以及read t
转载
2024-10-18 19:10:34
59阅读
1.除了PORT 和 EXPORT外，还有第三种端口：IMP。它才是UVM 的精髓，承担UVM 中TLM的大部分代码实现。源码
原创
2023-07-31 17:27:09
422阅读
1.有时可以只有set，而没有get语句，field_automation与uvm_component 结合。假设在my_driver 中有pre_num，使用这种方法：1）使用uvm_field_int 注册。2）并且在build_phase 中调用super.build_phase（），就可以省略get 语句。3）执行到super.build_phase语句时，会自动执行g
原创
2023-07-31 17:27:52
90阅读
1.除了PORT,EXPORT,IMP外，还有analysis_port 和analysis_export，都用于传递transaction，区别是：1）一个analysis_port 可以连接多个IMP，也就是一对多通信。put 和get 是一对一（除非实例化new时制定数量）。2）analysis_port 和analysis_export 没有阻塞和非阻塞的区分。本身就是广播，像是非
原创
2023-07-31 17:27:43
476阅读
