VM模型《UVM实战》主要介绍UVM的使用。全书详尽介绍了UVM的factory机制、sequence机制、phase机制、objection机制及寄存器模型等的使用。此外，本书还试图引导读者思考UVM为什么要引入这些机制，从而使读者知其然，更知其所以然。本书以一个完整的示例开篇，使得读者一开始就对如何使用UVM搭建验证平台有总体的概念。针对没有面向对象编程基础的用户，本书在附录中简要介绍了面向对
原创
2021-03-24 09:54:28
507阅读
比如通过DPI的方式，以c为桥梁，搭建UVM与其他仿真软件的桥梁，再比如利用python处理UVM生成的数据然后以数据表格的形式展现，再或是研究生论文里导入VIP框架（论文还没看懂，给我点时间，嘻嘻嘻）。正式开始之前，首先说下之后的文章更新思路 1. 说明我要DIY的大体UVM框架（绝对适合90%以上的大型测试场景，不行就来锤死我）&n
转载
2024-07-23 12:35:00
47阅读
1.除了uvm_do 产生transaction，还可以使用uvm_create 与uvm_send 产生create 宏，直接调用new 进行例化：3.uvm_send_pri：
原创
2023-07-31 17:32:10
1417阅读
1. uvm_object是UVM最基本的类，能想到的几乎所有类都继承自uvm_object，
原创
2023-07-31 17:35:58
129阅读
1.程序运行到此处，停止仿真，进入交互模式。2.各大厂的仿真器可
原创
2023-07-31 17:28:07
277阅读
1.通过get_full_name()得到此component 的路径：2.uvm_top 的名字是
原创
2023-07-31 17:28:27
284阅读
这一部分主要介绍一些UVM的基础知识，其实《UVM实战》中已经有了足够的涉猎。所以这一章着重加注一些UVM的使用哲学探讨。 Testbench基础 UVM采用分层的、面向对象的方法进行testbench开发，允许在不同的团队成员之间进行“关注点分离”。UVM testbench中的每个组件都有特定的 ...
转载
2021-08-07 23:26:00
2532阅读
3评论
1.除了PORT 和 EXPORT外，还有第三种端口：IMP。它才是UVM 的精髓，承担UVM 中TLM的大部分代码实现。源码
原创
2023-07-31 17:27:09
413阅读
1.广度优先：先兄弟在孩子。2.深度优先：先孩子在兄弟。3.同级别兄弟按照字典序。1）build_phase 是从根到叶，connect_phase 是从叶到根。
原创
2023-07-31 17:28:17
115阅读
1.UVM 真正的树根是uvm_top（为什么get_full_name()不打印这个呢？），如下：1）uvm_top 是全局变量，也是uvm_root的实例，也是唯一的实例。2）uvm_root 派生自uvm_component，所以uvm_top 本质上也是uvm_component，它是树的根。3）uvm_tes
原创
2023-07-31 17:32:57
238阅读
1评论
引入sequence的原因：将 生成测试case的语句 从 main_phase 中独立出来，使得使用不同测试用例时，只需要修改sequence部分即可，而不用关注 UVM剩余部分。（提高剩余部分的可复用性）。引入sequence的仲裁机制的原因：一个sequencer上通过fork…join可以启动多个sequence，而多个sequence按照什么顺序启动需要一定的仲裁机制来控制，具体而言主要
转载
2024-06-15 10:25:00
75阅读
题目讲的只是uvm_component 这个单独 class，不包括它的extends。1.uvm_comp
原创
2023-07-31 17:35:42
207阅读
资料来源(1) UVM实战-张强;1.field automation机制常见宏(与常见变量/动态数组/静态数组/队列/关联数组相关宏)1.1与常见变量相关的uvm_field系列宏注1:该处的FLAG为UVM_ALL_ON等FLAG;注2:上述宏分别用于要注册的字段是整数,实数,枚举类型,直接或间接派生自uvm_object的类型,事件以及字符串;注3:枚举类型需要三个参数,分别为枚举类型,变量
转载
2024-04-30 22:59:47
750阅读
UVM中的通信TLM0
概述：TLM，事务级建模，transaction level是相对于DUT中各个模块之间的信号级别的通信来说的。 仅仅组件可以例化端口，transaction不能例化端口，因为transaction是继承与object.（1）put/get/peek;transport/master/slave（前三种是方法，还对应着try和can）（2）port/exp
转载
2024-05-05 19:50:41
119阅读
目录一.整体的设计结构图二.各个组件代码详解2.1 DUT2.2 reg_model2.2 bus_driver2.19 my_adapter2.17 base_test2.16 my_model2.3 bus_sequencer2.4 bus_monitor2.5 bus_agent2.6 bus_transaction2.7 bus_if2.8 my_if2.9 my_transaction
2015年09月06日 17:06:01 yijingjing17 阅读数：9029 标签： PCIEReSet复位Clod resetwarm reset 更多 个人分类： PCIe
转载
2019-01-23 16:29:00
1131阅读
2评论
学习目标UVM入门和进阶部分7学习内容 . 2.uvm_sequence_item和uvm_sequence都是基于uvm_object；uvm_sequencer和driver都是基于uvm_component3.如果sequence一旦活动起来，它必须挂载到一个sequencer上，这样sequence可以依赖sequencer的结构关系，间接通过sequencer来获取顶层的配置和更多信息4
导读：商汤科技-南洋理工大学联合 AI 研究中心 S-Lab 与新加坡国立大学的研究者针对不平衡回归问题提出 Balanced MSE 损失函数。标签不平衡经常出现在现实世界中的视觉回归问题中，而常用的MSE损失函数在预测少见标签时往往会产生很大的误差。Balanced MSE 从统计的视角解决标签的不平衡，同时适用于一维与多维回归；具有简单、灵活的实现形式，不需要提前对标签分布进行计算也可以轻松
1.除了PORT,EXPORT,IMP外，还有analysis_port 和analysis_export，都用于传递transaction，区别是：1）一个analysis_port 可以连接多个IMP，也就是一对多通信。put 和get 是一对一（除非实例化new时制定数量）。2）analysis_port 和analysis_export 没有阻塞和非阻塞的区分。本身就是广播，像是非
原创
2023-07-31 17:27:43
476阅读
1验证语言1.1. Verilog1）起源于20世纪80年代
原创
2023-07-31 17:33:10
202阅读
