百度百科：http://baike.baidu.com/view/1444566.htm在电子设计自动化中，网表（英语：netlist），或称连线表，是指用基础的逻辑门来描述数字电路连接情况的描述方式。由于逻辑门阵列有着连线表一样的排列外观，因此称之为“网表”。网表通常传递了电路连接方面的信息，例如模块的实例、线网以及相关属性。如果需要包含更多的硬件信息，通常会使用硬件描述语言，例如Verilog
生成块可以动态的生成Verilog代码。可以用于对矢量中的多个位进行重复操作、多个模块的实例引用的重复操作、根据参数确定程序中是否包含某段代码。生成语句可以控制变量的声明、任务和函数的调用、还能对实例引用进行全面的控制。在编程时，应用关键字generate_endgenerate来说明生成的实例范围。生成实例可以是一下的以下一种或多种类型：1）模块 ； 2）用户定语原语 ； 3）门级原
1 前言（1） 什么是CRC校验？CRC即循环冗余校验码：是数据通信领域中最常用的一种查错校验码，其特征是信息字段和校验字段的长度可以任意选定。循环冗余检查（CRC）是一种数据传输检错功能，对数据进行多项式计算，并将得到的结果附在帧的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性。LFSR计算CRC，可以用多项式G（x）表示，G(x)
任务任务类似于一段程序，可以使设计者从设计描述的不同位置执行共同的代码段。用任务定义可以将这个共同的代码段编写成任务，从而能够在设计描述的不同位置通过任务名调用该任务。任务可以包含时序控制，即延时，而且任务也可以调用其他任务和函数。1.1任务的定义 定义任务的格式如下：tast [automatic] task_id;
[declarations]...
statements..
铺垫知识链接1：二极管整理分类（随便看看） 链接2：肖特基(Schottky)二极管与普通二极管的区别（重点） 链接3：AC/DC、DC/DC转换器基础指南(重点)整流二极管作用肖特基二极管就是整流二极管的一种。 【交流电变化为直流电的过程】 其实就是通过来管电源芯片（上图的下方框框）不断地开关来调整占空比来实现输出端的稳定电压。但是电源芯片输出的却是一个有正负电压的脉冲，所以需要一个二极管来实现
可综合模型的结构
如果程序只用于仿真，那么几乎所有的语法和编程语句都可以使用。但如果程序是用于硬件实现，那么我们就必须保证程序的可综合性，即所编写的程序能被综合器 转化为相应的电路结构。不可综合的HDL语句在用综合工具综合时将被忽略或者报错。作为设计者，应该对可综合模型的结构有所了解。
虽然不同的综合工具对
可综合/不可综合可综合：语法结构能与实际硬件电路对应起来不可综合：语法结构不能与实际硬件电路对应起来可综合语句：input、output、parameter、reg、wire、always、assign、begin..end、case、posedge、negedge、or、and、default、if、function、generate、integer、`define，while、repeat 、
转载
2024-03-25 16:06:53
1033阅读
之前我看了一个很简单的Verilog代码，里面用到 initial：然后综合得到如下电路：我一直误解为这些不可综合的语句是不能出现在设计里面，只能出现在仿真里面的。我以为如果出现在设计里面了也会被忽略掉。但是我发现 initial 里面的语句实际中确实起了作用，它初始化了counter，我把代码（sof）下载到FPGA开发板进 确实是从0开始计数的。然后我咨询了公司的研发工程师，他是这样解答的：i
转载
2024-05-08 13:54:57
79阅读
在用ISE设计FPGA电路时，对Verilog HDL语言描述的电路经过综合，得到两种不同的原理图表现形式：由I
原创
2022-04-14 14:51:36
413阅读
在用ISE设计FPGA电路时，对Verilog HDL语言描述的电路经过综合，得到两种不同的原理图表现形式：由ISE的界面，可见分别为：RTL Schematic与Technology Schematic，这两者到底由什么区别呢？在我的博文中，凡是用Verilog HDL描述的电路，一般我都会放上这两个原理图。例如：数字时钟计数器来个简单的示例吧：通过仿真和综合认识T触发器（V...
原创
2021-08-20 15:35:06
153阅读
SCAN 命令的保证（guarantees）同一个元素可能会被返回多次。 处理重复元素的工作交由应用程序负责， 比如说， 可以考虑将迭代返回的元素仅仅用于可以安全地重复执行多次的操作上。如果一个元素是在迭代过程中被添加到数据集的， 又或者是在迭代过程中从数据集中被删除的， 那么这个元素可能会被返回， 也可能不会， 这是未定义的（undefined）。顺序迭代缺点： 1.如果后来字典扩容了，比如2
转载
2024-07-15 15:30:46
50阅读
Python中，怎么在字符串里嵌入双引号或者单引号两种方法：1、在双引号前面加个转义符 \ ，即反斜杠。如"Hello \"W \"orld"，会输出 Hello "W"orld2、用单引号引起整个字符串，如'Hello "W"orld'，同样输出 Hello "W"orld  
介绍就不多说了, wiki上都有. 我这也只是个阅读sicp的笔记.
过程
(define (square x) (* x x)).格式是这样的
:(define (<函数名> <参数列表>) <函数体>). 其中函数名和参数, 以及参数与参数之间用空格隔开. 如何使用呢? 很简单, 比
# Python语言与Verilog的转换：理解与实践
在现代电子设计自动化（EDA）中，Python作为一种高效的编程语言，正日益受到工程师们的青睐。尤其是在需要数据处理、算法实现和结果可视化的场景中，Python展现了强大的优势。同时，Verilog作为一种硬件描述语言（HDL），在数字电路设计中扮演着重要角色。如何将Python语言的逻辑转化为Verilog代码，成为了许多工程师需要面对的
make sure your python version > Python 2.3 所有的logging对象都是从root logging对象“继承”而来？！ ###1 从一个小案例说起： cat howto_logging.py#coding=utf8
# file name: howto_logging.py
# this file shows how to use logging
#
转载
2024-08-19 10:38:29
75阅读
碎碎念：向关注的朋友们道个歉，不好意思这一期鸽了这么久。(￣(工)￣)这是一个懒狗不想写1000行的状态机，所以写了1000行的脚本的故事。虽然本期内容与FOC的直接相关度并不大，由于是在整个项目中的一个小环节，因此还是放在这个专栏里面了。在FPGA片上调试数据收发时，多字节串口收发始终是我个人比较讨厌的环节，状态机的编写实在是让我苦不堪言（重复劳动过多）。于是乎，在一晚上手写了1400多行状态机
转载
2023-10-18 10:41:05
991阅读
Oracle 12C 是由Oracle官方提供的最新版本数据库，Oracle 12C引入了CDB与PDB的新特性，在ORACLE 12C数据库引入的多租用户环境(Multitenant Environment)中，允许一个数据库容器(CDB)承载多个可插拔数据库(PDB)。CDB全称为Container Database，中文翻译为数据库容器，PDB全称为Pluggable Databa
转载
2024-09-05 06:33:04
38阅读
...
转载
2021-09-08 20:31:00
2720阅读
2评论
使用python创作内容可变二维码“扫到什么，评论什么”1.安装myqr库2.myqr的命令介绍3.使用myqr制作二维码4.设置链接实现每次扫描二维码出现不一样的句子 1.安装myqr库软件：Anaconda win+r 然后输入cmd打开命令行控制窗口输入pip install myqr安装过程中可能会遇到ValueError: check_hostname requires server_
调强放疗（IMRT）是一种高度精确的治疗技术，要确保患者得到计划设计达到的照射剂量和剂量分布，必须进行患者位置验证和剂量验证。1位置验证位置验证就是验证患者的摆位误差，也就是验证患者在加速器上的体位与定位 CT 扫描时体位的一致性。目前应用较多的是在患者治疗前校正摆位误差，有二维和三维两种方法，三维验证方法是用 MVCT 或 CBCT 与计划 CT 进行比较，属于图像引导放疗的范畴。二维验证方法主
转载
2024-07-15 01:40:26
93阅读
