最近刚好用到了通过PCIE的与PC端相连的ARM板子，看了看代码，里面的地址转换确实把我也弄得有些晕，一边和组里的人讨论一边去问大神，终于算是把这块给弄的明白了，在博客里稍微记录一下，防止之后又忘记。 PCIE是一种高速串行计算机扩展总线标准，旨在替代老版的PCI总线，现在大多数主板都配有多个PCIE插槽，外设可以通过PCIE总线与主机HOST进行IO。PCIE设备通过桥接到PCIE总线
转载
2024-05-16 11:07:49
98阅读
1. 前言协议原文连接： PCIe5.0协议链接： 链接: https://pan.baidu.com/s/1lm2-PzlUaGDQdiEWNak8Vg?pwd=zuug 提取码: zuug PCIe6.0协议链接 链接: https://pan.baidu.com/s/1mv5ca0VSS6L7t_vjAdd3mA?pwd=2f3x 提取码: 2f3x觉得有帮助的朋友们可以点个赞！！2. 背景
JESD204B为业界标准序列通信链接，数据转换器与现场可编程门阵列(FPGA)、数字信号处理器(DSP)、特定应用集成电路(ASIC)等装置间的数字数据接口因此能化繁为简，这项标准减少装置间路由进而降低输入/输出及电路板面积需求，符合无线通信、量测、国防、航天等应用所需。一般选择高速模拟数字转换器(ADC)时，ADC延迟高低大多并非重要设计因素或规格，最近新的JESD204B高速串行接口正迅速在
对新手来说，第一步了解PCIE的相关基本概念，第二步了解PCIE配置空间，第三步深入研究PCIE设备枚举方式。本章主要总结第二步的PCIE配置空间按照国际惯例，先提问题：1. 什么是PCIE的配置空间？2. PCIE设备的配置空间有多大？ PCI和PCIE的配置空间有何区别与联系？3. 如何访问PCIE设备的配置空间？4. 有几种类型，都包含什么
转载
2024-02-19 19:49:15
82阅读
PCI Express：串行总线
PCI Express X16插槽（图片上方）和2个2 PCI Express X1插槽（图片下方）图片如下：用于nVIDIA SLI显卡的PCI-Express双插槽，中间是一个较小的PCI Express x1插槽图片如下：PCI Express是一种串行总线，而PCI-X（请见下文详解）或PCI都是并行总线接口。电+脑*维+修-知.识_网(w_ww*dn
转载
2024-08-30 16:54:05
62阅读
与微软Visual Studio.NET程序开发有可视化工具的支持相比，人们在开发基于Java的Web用户界面时仍然需要手工书写大量的标签，同时还要考虑页面状态信息的保存、客户端事件处理等问题，开发难度比较大，效率较低，重用性差。
Java Server Faces (JSF) 技术正是为了解决这一问题应运而生的，其最引人注目的特性之一是它与标记语言、协议、客户端设备无关。利用JSF提供的可重用、
ODU全称为Oracle Database Unloader，是类似于Oracle的DUL的软件，用于直接从Oracle数据库的数据文件中获取表数据。在各种原因造成的数据库不能打开时，用于抢救数据，最大限度地减少数据丢失。本文将以ODU 2.1.0 for Windows版，介绍如何使用ODU。本文只是一个快速上手指南，以后将详细介绍ODU的使用。在本网站下载到ODU的Windows版本，是一个Z
概述：DVI接口在数字家用电器，比如LCD、DLP及PDP等产品的广泛应用，传统的VGA模拟信号不适应发展的需要，很多应用中会被DVI数字信号(Digital visual interface)所取代。在模拟显示方式中，R.G.B信号在显卡中经过D/A转换成模拟信号，传输后进入显示器，经处理后驱动R.G.B电子枪，显示到荧光屏上，整个过程是模拟的。而数字显示方式不同，模拟的R.
简介JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的 B 修订版支持高达 12.5 Gbps串行数据速率，并可确保 JESD204 链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行
AD9371 系列快速入口AD9371+ZCU102 移植到 ZCU106 ： AD9371 官方例程构建及单音信号收发ad9371_tx_jesd -->util_ad9371_xcvr接口映射： AD9371 官方例程之 tx_jesd 与 xcvr接口映射AD9371 官方例程 时钟间的关系与生成 ： AD9371 官方例程HDL详解之JESD204B TX侧时钟生成（一）JESD20
Jedis相关使用说明Jedis是Redis官方推荐的Java连接开发工具。要在Java开发中使用好Redis中间件，必须对Jedis熟悉才能写成漂亮的代码。测试联通1、新建一个普通的Maven项目2、导入redis的依赖！<?xml version="1.0" encoding="UTF-8"?>
<project xmlns="http://maven.apache.org/
转载
2024-09-08 13:15:36
76阅读
1. FPGA设计流程如下： 在设计输入之后，设计综合前进行RTL级仿真，称为综合前仿真，也称为前仿真或功能仿真。前仿真也就是纯粹的功能仿真，主旨在于验证电路的功能是否符合设计 要求，其特点是不考虑电路门延迟与线延迟。在完成一个设计的代码编写工作之后，可以直接 对代码进行仿真，检测源代码是否符合功能要求。这时，仿真的对象为
1. 什么是JESD204协议？JESD204标准专用于通过串行接口传输转换器样本。2006年，JESD204标准支持单通道上的多个数据转换器。以下修订版本：A、B、C相继增加了支持多通道、确定性延迟、错误检测和纠正等功能，并不断提高通道速率。JESD204的应用十分广泛，包括电信（无线、波束赋形、5G），航空航天（卫星通信、成像）和其他使用告诉ADC或DAC的行业。2. JESD204协议的发展
基于JESD204B和PCIe DMA的多通道数据采集和回放系统在主机端PCIe驱动的控制和调度下，数据采集与回放系统可以同时完成对多个JESD204B接口AD数据的采集以及JESD204B接口DA回放驱动工作，既可采用行缓存机制（无需帧缓存，无需DDR），也可采用帧缓存机制（需要DDR），使用PCIe接口和主机进行数据的传输，设备端内嵌多通道DMA引擎完成多个DA数据的H2C（Host to C
转载
2021-04-04 23:23:30
527阅读
2评论
基于PCIe的高速接口设计由 judyzhong 于 星期四, 03/03/2016 - 13:49 发表作者：李晓宁，姚远程，秦明伟 2016年微型机与应用第1期摘要：PCIe总线是第三代I/O总线的代表，提供高性能、高速、点到点的串行连接，支持单双工传输，通过差分链路来互连设备。该设计由Xilinx公司的Virtex-6 FPGA平台和PC机组成，为了实现PFGA与CPU之
转载
2024-01-01 20:18:55
215阅读
JESD204B 协议对大部分转换器的支持，通过单个或者多个串行链路实现，并且为了满足特定的数据吞吐量，每条链路由一个或多个通道组成，每个通道中都含有用来对齐和同步的信息。通过同步和对齐功能，可以在接收端还原出原本的数据结构。尽管JESD204B 协议允许有多个转换器，但逻辑设备只能有一个。除了对转换器的支持，也可以应用于任何在设备间传输实时数据的系统。下面将对几种典型的应用配置进行说明。 【
转载
2024-09-06 17:29:22
77阅读
这部分的内容给大家讲解一下RIKIBOT 的IMU、线速度、角速度的校准，为什么要校准，机器人是硬件，只要是硬件，那精度有高有低，特别是IMU这种校正更加明显，关于IMU的误差与校准，这里有一篇很好的文章，而且小车在装配时也存在微小的差异也会导致机器人的误差。 另一方面从软件层面，系统是在一定频率下得到这些数据，也会产生一定的误差，理论上软件的频率越高，机器人的单位时间内得到的数值就越多，那么精度
PCIe总线有三种错误报告方式，分别是：1. Completions：通过Completion中的状态位向Request返回错误信息2. Poisoned Packet（又称为错误传递，Error Forwarding）：告知接收端当前TLP的Data Payload已经被破坏3.  
转载
2024-04-24 11:09:40
152阅读
PCIe SR-IOV：为什么需要SR-IOV 目录PCIe SR-IOV：为什么需要SR-IOV1. SR-IOV的最终目标2 发展历程2.1 原始状态v1.02.2 进化版v2.02.3 进化版v3.0 —— SR-IOV 1. SR-IOV的最终目标终极目标：提高硬件资源利用率。2 发展历程2.1 原始状态v1.0 上图展示了在没有引入任何虚拟化技术时，一个PCIe系统的状态。它主要有以下组
转载
2023-12-09 19:54:08
275阅读
PCIe系列第一讲、PCIe接口的速度与管脚介绍54 人赞同了该文章学习了一段时间后，决定开始一点点更新PCIe这一系列，虽然学习了一段时间，有些地方可能总结的不好或者有纰漏，还请大家不吝指教，先行谢过！ 还需声明的是，接下来所有的设计硬件的照片，是一款xc7z030ffg676-2的ZYNQ开发板，功能很强大。一、PCIe的传输速度与链路宽度PCIe2.0规范于2007年1月5日推出，将PCIe
转载
2024-05-06 07:17:52
1283阅读
