SDRAM(Synchronous dynamic random access memory)，同步动态随机访问内存，通常包括 SDR (Single Data Rate) SDRAMs以及DDR (Double Data Rate) SDRAMs.在显卡中常用的是GDDR SDRAMs以及HBM。 如图一所示，左
转载
2024-06-15 06:10:23
191阅读
DDR2 IP系统框图2. IP参数设置1) 时钟设置PLL reference clock freqency是参考输入时钟，一般由外部晶振或外部PLL输出提供Memory clock freqency是DDR时钟，一般CYCLONE IV最快只能支持200M，根据不同的型号和BANK而不同Controller data rate有Full和Half模式，选择Half模式后，Local inter
原创
2016-08-19 18:15:16
10000+阅读
点赞
Altera产品型号命名规则https://www.intel.cn/content/www/cn/zh/products/programmable/sample-ordering-codes.htmlXXX XX XX X XX X X1 2
转载
2023-05-26 12:00:07
202阅读
前言 首先我们我们看下下图的电路，在DDR的电路中通常有ZQ部分的电路，外接1%高精度的240ohm电阻，那么这个240ohm电阻究竟是做什么用的呢？很多做了硬件或者驱动开发很多年的工程师仍然是一知半解，今天我们就来仔细的探讨一下这个问题！ 首先我们以DDR3作为例子，如下图所示，在DDR2中，所有的DQ以及其它的信号PI
转载
2024-06-05 09:59:35
290阅读
DDR模块的PCB设计1、定义DDR:Double Data Rate 双倍速率同步动态随机存储器2、阻抗控制要求单端走线控制50欧姆，差分走线控制100欧姆3、DDR 布局要求通常，根据器件的摆放方式不同而选择相应的拓扑结构。A、DDR*1 片，一般才用点对点的布局方式，靠近主控，相对飞线Bank对称。间距可以按照是实际要求进行调整，推荐间距为 500-800mil。B、DDR*2 片，布局相对
转载
2024-01-10 19:23:29
405阅读
DDR基础原理介绍1、前言DDR的全称为Double Data Rate SDRAM，双倍速率的SDRAM，SDRAM在一个CLK周期传输一次数据，DDR在一个CLK周期传输两次数据，分别在上升沿和下降沿各传输一次数据，该概念称为预取，在描述DDR速度的时候一般使用MT/S单位，每秒多少兆次数据传输。 2、DDR结构
转载
2024-01-05 22:39:18
361阅读
从整体上了解了DDR的特性和静态图，包括原理、管脚图等。那么本章就要从动态的角度来分析时序结构，包括read/write的整个过程到数据返回发生了什么。一，DRAM基本组成对于DRAM，其主要由行和列组成，每一个bit中都是由类似右下图的类晶体管的结构组成，对于sdram的数据，可以通过控制column和row就可以访问sdram的随机地址的内容。 读取某一个bit的状态，就是选中
转载
2024-06-06 20:55:16
1049阅读
至少20年前，一些顶尖的软件设计人员就已经认识到领域建模和设计的重要性，但令人惊讶的是，这么长时间以来几乎没有人写出点儿什么，告诉大家应该做哪些工作或如何去做。尽管这些工作还没有被清楚地表述出来，但一种新的思潮已经形成，它像一股暗流一样在对象社区中涌动，我把这种思潮称为领域驱动设计（domain-driven design）。过去10年中，我在几个业务和技术领域开发了一些复杂的系统。我在设计和开发
转载
2024-07-15 17:06:45
26阅读
# DDR芯片架构及示例代码
DDR（Double Data Rate）芯片是一种用于存储数据的半导体设备，广泛应用于计算机、手机和其他电子设备中。本文将介绍DDR芯片的架构，并通过示例代码展示其使用方法。
## DDR芯片架构
DDR芯片由多个内存芯片组成，每个内存芯片包含多个存储单元。这些内存芯片通过总线连接到控制器，控制器负责管理读写操作以及处理与其他部件的通信。
DDR芯片的架构可
原创
2023-12-25 07:25:40
106阅读
```markdown
# 解决DDR中架构问题的过程记录
DDR（Data-Dependent Register）中架构是一个复杂的系统架构问题。随着技术的不断进步，DDRx（例如DDR4、DDR5）的出现给系统设计带来了新的挑战和机遇。这篇博文将从多个角度整理如何有效解决DDR中架构问题的过程。
## 背景描述
在过去的十年中，DDR技术经历了重大的变化。从最初的DDR1（2000年推出
作者：一博科技高速先生自媒体成员 黄刚通常情况下，我们都认为测试是一种比较有效而且准确的方法，但是当测试结果出乎我们预料之后，我们该如何去判断和排查呢？本期文章给大家分享下这个案例哈！ 这是一个利用高速先生实验室示波器来测试DDR4模块的测试案例，客户在他们自己功能测试完成之后，还想找我们来测试下信号质量和看看时序。听说到我们这边有示波器以及对应的DDR测试套件后，就把他们自己的产品
基础Memory-network传统的RNN/LSTM等模型的隐藏状态或者Attention机制的记忆存储能力太弱,无法存储太多的信息,很容易丢失一部分语义信息,所以记忆网络通过引入外部存储来记忆信息.记忆网络的一般框架如下图所示: 记忆网络它包括四个模块:I(Input),G(Generalization),O(Output),R(Response),另外还包括一些记忆单元用于存储记忆
1、DDR SDRAM名称含义 DDR是双边沿数据， S是同步即操作都有时钟来同步， D是动态存储表示需要定时刷新，掉电或不刷新存储信息会丢失， RA表示随机存取，表示读写操作延迟不随访问存储介质的物理位置的不同而不同。 2、DDR的层级结构，从上
转载
2024-01-31 01:36:37
284阅读
# 深入了解 Altera Nios 处理器
在当今的数字系统设计领域中，FPGA（Field-Programmable Gate Array）技术越来越受到广泛关注。而Altera公司的Nios处理器是一款基于FPGA的嵌入式处理器，为开发人员提供了灵活、高性能的解决方案。本文将介绍Alteran Nios处理器的基本概念、特点和使用方法，并通过代码示例来展示其在嵌入式系统设计中的应用。
#
原创
2024-02-26 05:47:16
83阅读
altera系列fifo和ram一、RAM（一）单端口RAM（二）双口RAM1.简单双口RAM2.真双口RAM3.其他（关于ROM）（三）端口信号1.写操作触发条件2.时钟模式和时钟使能3.端口宽度4.地址时钟使能5.字节使能6.异步清零（四）端口列表1.ALTSYNCRAM（ALTERA同步RAM）2.ALTDPRAM3.区别（五）时序图二、FIFO（一）图解（二）分析1.功能时序（部分）2.
转载
2024-01-30 02:01:55
248阅读
不管Xilinx还是Altera，FPGA的配置模式或者方法多样，尤其是Altera器件，什么AS模式、PS模式、FPP模式、AP模式等等。一般逻辑设计者可能不会关心到硬件的设计，但是FPGA的硬件设计者对于FPGA的配置设计是一个基本要求，当然一般不可能要求每个FPGA硬件设计者对每一种配置模式都很熟悉，但是由于每个人的设计习惯、方法以及使用的器件不同从而在产品研发中设计FPGA的
转载
2012-07-24 15:33:00
85阅读
2评论
1、DDR出现的背景DDR 内存是 SDRAM 的升级版本，SDRAM 分为 SDR SDRAM、 DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM。可以看出 DDR 本质上还是 SDRAM，只是随着技术的不断发展，DDR 也在不断的更新换代。先来看一下 DDR，也就是 DDR1，人们对于速度的追求是永无止境的，当发现 SDRAM 的速度不够快的时候人们就在思
转载
2023-11-20 22:40:33
196阅读
基于mig核的ddr控制器设计fifo控制要考虑的问题1. 读写仲裁优先级是否分时隙对调？ 首先由于mig核控制器给到用户的命令端口是时分复用的，我写了个mig核的仲裁模块，当读写请求同时来的时候，写的优先级更高，所以就有了个问题。比如极端的情况，你传一个很长的视频，你一直对ddr写，那仲裁模块是否一直处于写状态，导致ddr读请求不被响应。PCIe下发视频给ddr，一直在写ddr，仲裁模块一直处于
转载
2024-10-14 18:15:55
145阅读
1.主流PLD产品：MAXII：新一代PLD器件，0.18um falsh工艺，2004年底推出，采用FPGA结构,配置芯片集成在内部，和普通PLD一样上电即可工作。容量比上一代大大增加，内部集成一片8Kbits串行EEPROM，增加很多功能。MAXII采用2.5v或者3.3v内核电压，MAXII G系列采用1.8v内核电压。MAX II 器件家族 FeatureEPM240/GEPM5
DDR系列SDRAM存储芯片的高速率、高集成度和低成本使其理所当然成为存储芯片中的一霸。在PC和消费电子领域自是如此，它被称为“主存”。其实，随着通信设备价格战愈演愈烈，在看起来水有点深的通信设备上，DDR系列存储芯片（当前主流是DDR3 SDRAM）也成为首选。很多网络处理芯片都需要配套的存储芯片来进行数据的缓存。比如流量管理芯片（Traffic Management）在决定允许哪个数据包通过时
