简介Quartus II design 是最高级和复杂的，用于system-on-a-programmable-chip (SOPC)的设计环境。 Quartus II design 提供完善的 timing closure 和 LogicLock™ 基于块的设计流程。Quartus II design是唯一一个包括以timing closure 和 基于块的设计流为基本特征的programmab
RTL设计在RTL设计中，将想要抓取的信号前加上：(*KEEP = "TRUE"*) reg led_reg02;例如，本例中需要抓取的信号是led_reg02；ILA核的生成及例化之后生成一个ILA核，如下：点击OK，生成ILA核完毕。之后在程序中例化ILA核：给出例化程序部分： ila_0 ila_sysclk ( ...
原创
2021-08-20 13:47:40
1989阅读
RTL设计在RTL设计中，将想要抓取的前加上：(*KEEP = "TRUE"*) reg led_reg02
原创
2022-04-18 15:31:42
2153阅读
对于已经通过了功能仿真的 Verilog HDL 电路，Download 到板端后，可以通过 Vivado 的 ILA 核进行在线调试，观察波形。ILA 核相当于在线的逻辑分析仪，ISE 上叫做 Chipscope，Vivado 下叫 ILA； 添加 ILA 核的方式比较简单，首先在 Vivado 集成环境中添加 ILA IP Core： 1、点击 IP Catalog，
转载
2021-07-07 14:02:25
1970阅读
【51CTO.com独家现场报道】2008年11月6日，微软TechEd 2008技术大会在北京奥体中心隆重开幕。早晨7:30开始，现场就开始陆续有用户赶来，距离8:30大会正式开始还有一个小时，现场宽阔的展示区已经人满为患。
在现场51CTO展台不远处就是微软虚拟化技术的展台，51CTO记者和参会的用户就虚拟化的话题进行了交流。显然，对虚拟化话题关
HR bankHP bankHD bank全称High RangeHigh PerformanceHigh Desity名称高范围bank高性能bank高密度bank电压范围1.2~3.3V1.0~1.8V1.2~3.3V接口速率支持高速接口支持低速接口1.ZYNQ芯片中集成PS端与PL端，如下图所示：2.有关block design中各个模块的定义与作用简介：° AXI Register sli
转载
2024-10-22 22:17:46
39阅读
。...
原创
2022-11-01 15:21:02
1027阅读
设备Y电容和漏电流测量最近在研究Y电容和设备漏电流，自己是电力电子方面的初学者，写这个是为了自己梳理思路，大家帮忙看看哪里有错误。先说Y电容，图中的C 是在有电的线（手不敢摸得线）和设备外壳或者地之间并联的电容，通常为nf量级。这里只示意了一个电极的Y电容。其主要作用是减少设备对电网或者其他设备的干扰，同时也能提高设备抗干扰能力。大部分的开关电源或者电力电子设备都有这个Y电容。
关于Y电容有下面几
一、实验硬软件环境：EDA软件：Vivado2019实验开发板：Basys3 FPGA套件二、实验内容： 实现如下电路功能：当开关开启，灯泡按1s的间隔闪烁；开关关闭，则灯泡关闭。使用实验板上的按键模拟开关，led模拟灯泡，时钟使用实验板提供的clk。参考实验板的管脚文件编写约束文件。 要求使用多文件、多模块描述，即一个模块一个Verilog源文件，顶层模块完成子模块间互连。子模块包括计数器模
一、前言APU系统中CPU以串行执行代码的方式完成操作，软件方式很难做到精准计时，因此调用内部定时器硬件完成计时是更好的选择。本文以定时器中断方式控制LED周期性闪烁为例学习私有定时器的使用。同时学习如何将软件程序与硬件比特流文件一起固化到SD卡中，实现上电自动配置与启动自定义系统。功能定义：通过定时器中断实现与MIO连接的单个LED每200ms变化依次电平，即点亮，200ms后熄灭，200ms后
转载
2024-07-15 02:43:32
162阅读
串行外设接口(SPI)是微控制器和外围IC（如传感器、ADC、DAC、移位寄存器、SRAM等）之间使用最广泛的接口之一。本文先简要说明SPI接口，然后介绍ADI公司支持SPI的模拟开关与多路转换器，以及它们如何帮助减少系统电路板设计中的数字GPIO数量。SPI是一种同步、全双工、主从式接口。来自主机或从机的数据在时钟上升沿或下降沿同步。主机和从机可以同时传输数据。SPI接口可以是3线式或4线式。本
上图中，很明显，无法用直线作为决策边界，需要用到高次的多项式模型。比如在这里，我们用一系列新的特征 f 来替换模型中的每一项。例如令：f1=x1,f2=x2,f3=x1x2,f4=x1²...从而得到 。这是对原有的特征进行组合，我们可以利用核函数来计算新的特征。给定一个训练实例，我们利用 x 的各个特征与我们事先选定的地标（landmarks）的近似程度来选取新的特征f1,f2,f3。
fpga仿真不是实际情况，但是在下载的情况下不能直接只管的从仿真软件中看出数据，这种时候需要用到Vivado有内嵌的逻辑分析仪，叫做ILA 。用这个IP核来进行在线调试 1.添加ILA IP核 1.点击IP Catalog，在搜索框中搜索ila2.修改名称为ila（看心情），由于要采样两个信号，Pr ...
转载
2021-09-15 10:04:00
928阅读
2评论
1： 代码里面加好ILA之后。 编译下载， 然后会出现 波形查看界面这个界面叫 Waveform-hw_ila_1,
当想查看工程源文件的时候， 点击 Flow->ProjectManager会发现波形查看窗口，不见了。 要想再抓取波形？怎么办？找了好久都找不到？难道要重新下载一次bit文件？
经过摸索， 此时只要点击 Flow菜单下的 HardwareManager就可以看到波形窗口
原创
2021-06-17 13:16:20
6432阅读
1：如何添加ILA
单击 IP Category ， 网上有很多。 这里不废话
注意，在设置ip核的时候，可以不用理会probe0, probe1,（等在代码里想好之后，要观察几个信号，还可以再返回来设置） 就是你要抓取的波形的信号。 可以设置位宽。 这些如果设置错误，还可以单击产生好的ip界面那里修改。修改好后，点击确定，他会产生一次新的ILA核
2； 添加完了之后， 要在.V文件里面，
原创
2021-06-17 13:23:19
5050阅读
支持向量机SVM的基本概念支持向量机SVM的基本原理 当数据线性不可分时，增加数据的维度，将其投射至高维空间，从而引出了SVM。
在SVM中用的最普遍的两种把数据投射到高维空间的方法是多项式内核（Ploynomial）和径向基内核（Radial basis function kernel，RB
xilinx Vivado的使用详细介绍（2）：创建工程、添加文件、综合、实现、管脚约束、产生比特流文件、烧写程序、硬件验证Author:zhangxianhe 新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 点击Next； &n
Hardware Manager是集成在VIVADO中的片上调试工具，功能类似于ISE套件中的Chipscope，但功能更加强大，且使用更加方便。Hardware Manager不仅能够管理本机或者远程连接的FPGA资源，将生成的bit文件下载，而且也可以对片上逻辑进行调试，Hardware Manager将片上调试的工作和文件集中在该工程的目录下，使得软硬件调试结合的更加紧密。 &nb
转载
2024-09-11 10:18:56
378阅读
从 Vivado 2019.1 版本开始，Vivado 综合引擎就已经可以支持增量流程了。这使用户能够在设计变化较小时减少总的综合运行时间。Vivado IDE 和 Tcl 命令批处理模式都可以启用此流程。如需了解有关此流程的详情，请参阅《Vivado Design Suite 用户指南：综合》 (UG901)。在我们开始讨论增量综合之前，我们先来讨论一下一些重要的概念，以便能够更好地理解该流程。
Low frequency debug with ILA cores and Logic Analyzer in Vivado need a slow clock for ILA 问题 FPGA驱动AD7606进行信号采集，想用ILA看看采回来的信号是多少，奈何主时钟是50 MHz，默认的情况下IL ...
转载
2021-09-24 10:45:00
3787阅读
2评论
