wx60bf0f6c32435的博客_ubuntu/ros/树莓派,pynq,Linux宝典

vivado中coe文件的生成

转自：://blog..net/qq_34741466/ar

fpga开发

matlab

开发语言

进制

v8

转载点赞0 阅读540 收藏0 评论0 2022-03-30

Verilog二维数组一维数组相互转换

转自：://blog..net/qq_35861248/article/details/1129

fpga开发

二维数组

一维数组

宏函数

转载点赞0 阅读223 收藏0 评论0 2022-03-30

Vivado-FIFO Generator

FIFO Generator IP核的使用1 概述（1）最大支持500M （2）支持三种接口：Native interface FIFOs、 AXI Memory Mapped interface FIFOs、 AXI4-Stream interface FIFOs （3）读写数据时，在数据上升沿采样2 FIFO规则2.1 empty/full信号实际上即使有数据写入到fifo中，empty还是为

fpga开发

数据

写数据

上升沿

转载点赞0 阅读630 收藏0 评论0 2021-12-22

如何上架一款APP

安卓注册应用商店账号，申请应用商店上架是APP推广的第一步，这一步没做好，会延迟甚至耽误后续的工作。因此，做好上架工作尤为重要。今天姑婆根据我们自己APP上架的经验进行了整理，分享给大家。希望对大家有所帮助。一、安卓应用商店格局据调查显示在中国第三方移动应用商店用户中，首先使用应用宝占比达到20%左右，其次360占比17%，手机硬件厂商oppo、华为、vivo、小米等紧随其后，阿里系、历趣、

bash

linux

开发语言

开发者

应用商店

原创点赞0 阅读239 收藏0 评论0 2021-12-01

cordova安装及使用教程

1 预备工具node.js及vs code安装及使用教程nodejs的安装包括node及npm，node是js交互式工具，而npm是一个包管理工具。使用命令node -v或npm -version可以查看是否安装及安装版本。VSCode设置中文语言显示Android SDK可以安装Android Studio，在里面可以安装相关Android SDK，或者也可以单独下载SDK。相关...

bash

linux

开发语言

android

应用程序

原创点赞0 阅读314 收藏0 评论0 2021-12-01

如何解决电脑窗口出现在屏幕外的情况

1.首先选中在屏幕外的电脑窗口,简单的方法是直接在任务栏点击该窗口2.另一种方法是:点击 Alt+Tab, 再松开Tab通过←→左右移动选中窗口3.然后点击 Alt+空格键,将出现如下提示,再点击 M4.接下来便可以通过←或者→键移动窗口(如果扩展屏在笔记本右侧,则通过←向左移动)...

verilog

stm32

单片机

任务栏

移动窗口

转载点赞0 阅读204 收藏0 评论0 2021-11-29

Reindeer-RISCV学习笔记（3）

https://blog..net/weixin_43941525/article/details/90408941?utm_medium=distribu

risc-v

reindeer

cpu

寄存器

流水线控制

原创点赞0 阅读89 收藏0 评论0 2021-11-29

GCC编译时增加宏定义-D标识符，相当于宏定义#define 标识符

转自：https://blog..net/u012435142/article/details/83217883GCC编译时增加宏定义-D<标识符>，相当于#define <标识符>，可以在遇到条件编译时执行。例子: 搭配gcc编译命令：gcc -DDEBUG -g -o main.out main.c (

stm32

单片机

arm

#define

标识符

转载点赞0 阅读425 收藏0 评论0 2021-11-29

newlib中malloc如何获取heap地址

newlib代码：caddr_t_sbrk (int incr){extern char end asm (“end”); /* Defined by the linker. */

单片机

stm32

嵌入式硬件

ide

.net

转载点赞0 阅读76 收藏0 评论0 2021-11-29

CAS原理

。如果内存位置的值与预期原值相匹配，那么处理器会自动将该位置值更新为新值。否则，处理器不做任何操作。无论哪种情况，它都会在CAS指令之前返回该位置的值。CAS有效地说明了“我

verilog

stm32

单片机

共享变量

版本号

转载点赞0 阅读73 收藏0 评论0 2021-11-25

Reindeer-RISCV学习笔记（2）

verilog

risc-v

reindeer

数据

sed

原创点赞0 阅读265 收藏0 评论0 2021-11-25

Zynq Cache问题的解决方法

么DMA会引入Cache问题（专业名称为Cache一致性问题）。 PS和PL都在独立运行，PS通过DDR控制器来对DDR存储器进行访问，为了加速，常常将一些数据缓存（Cache），而且不是针对

bash

linux

开发语言

数据

#include

转载点赞0 阅读387 收藏0 评论0 2021-11-19

ZYNQ中的接口

在ZYNQ芯片内部用硬件实现了AXI总线协议，包括9个物理接口，分别为AXI-GP0-AXI-GP3，AXI-HP0~AXI-HP3，AXI-ACP接口。AXI-ACP接口，是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设，PS端是Slave接口。AXI-HP接口，是高性能/带宽的AXI3.0标准的接口

单片机

stm32

嵌入式硬件

数据

二维

转载点赞0 阅读148 收藏0 评论0 2021-11-19

PYNQ_Z2从vivado到SDK的PS到PL点灯以及固化流程

/

stm32

单片机

arm

#define

sd卡

转载点赞0 阅读131 收藏0 评论0 2021-11-19

verilog中，数组越界赋值了会怎么样？

verilog

赋值

sed

原创点赞0 阅读189 收藏0 评论0 2021-11-16

Verilog 编译指令简介

转自： http://blog.itpub.net/31559985/viewspace-2731447/下面介绍下完整的 8 种编译指令，其中前 4 种使用频率较高。 &nbs

verilog

编译指令

参数说明

连线

.net

转载点赞0 阅读50 收藏0 评论0 2021-11-13

shell脚本中使用root权限

方法一：使用expect #!/usr/expect/bin/expect -fset timeout=5 #设置5秒超时#下面几行后面不能添加注释，否则会异常#send "exit\r" - exit命令：会退出root账号，成为普通用户spawn su - rootexpect "密码："send "zlkj\r"send "pwd\r"#sen

bash

linux

开发语言

javascript

普通用户

原创点赞0 阅读2240 收藏0 评论0 2021-11-08

KEIL中启动文件详解（汇编语言）

单片机

stm32

嵌入式硬件

堆栈

初始化

转载点赞0 阅读74 收藏0 评论0 2021-11-01

STM32 进阶教程 11 - RAM中运行程序

stm32

单片机

arm

#pragma

自定义

转载点赞0 阅读215 收藏0 评论0 2021-11-01

《编译原理》文法 - 终结符和非终结符

转自：https://blog.csdn.net/qq_40147863/article/details/88770715 《编译原理》文

汇编

编译原理

形式语言

字符串

.net

转载点赞0 阅读62 收藏0 评论0 2021-10-29

Reindeer-RISCV学习笔记（1）

r语言

开发语言

python脚本

文件复制

初始化

原创点赞0 阅读173 收藏0 评论0 2021-10-25

zynq 轻量级以太网控制器LWIP传输速度优化

转自：https://www.pianshen.com/article/14201449914/在sdk中选择lwip模板，编译调试可轻松连接成功并进行通信，模板中代码完成的任务是client给server

tcp/ip

编译调试

转载点赞0 阅读780 收藏0 评论0 2021-10-15

zcu102_12_Standalone以太网数据的TCP传输

转自：https://blog.csdn.net/botao_li/article/details/88222925本文在PS的Standalone程序中使用lwip库通过TCP协议实现网络数据传输。包含TCP Server和

tcp/ip

stm32

udp

回调函数

数据

转载点赞0 阅读38 收藏0 评论0 2021-10-15

C语言哈希表用法

哈希表在头文件"uthash.h"中已经有了，只需要简单学习一下用法即可。 1，哈希结构体 #include "uthash.h"typedef struct { int key; int value; UT_hash_handle hh;} Hash;Hash *hash = NULL; 其中UT_hash_handle是头文件"uthash

c语言

自定义

头文件

javascript

变量名

转载点赞0 阅读249 收藏0 评论0 2021-09-29

PLL中的locked信号解析

　　今天对PLL中areset和locked详细查了下资料，发现网上这方面的资料很少，所以自己认真读了下Documentation---ug_altpll.pdf,现在我将我学到的内容总结如下：　　areset简而言之就是高电平有效，对pll进行复位。　　下面我们主要来认识一下locked信号：　　Locked这个输出到底是干嘛用的呢，pdf

fpga

html

初始化

时钟周期

转载点赞0 阅读337 收藏0 评论0 2021-09-26

ZYNQ地址分配问题

首先给出一篇很好的文章： Zynq构建SoC系统深度学习笔记-05-PL读写DDR3 ，这个博主的一系列文章写的很好，本文是在阅读了他的博客后，才下定决心查阅相关文档进一步去研究这个问题下面给出自己的理解：一、SoC地址空间分配（查看UG585)

fpga

地址空间

html

自定义

参考资料

转载点赞0 阅读643 收藏0 评论0 2021-09-23

arduino添加自定义开发板失败

附加开发板的json每次在打开arduino的开发板管理时会自动从网上下载，因此更改里面的内容无效。在arduino的首选项里面设置网络代理，但是不填代理，那么arduion就不会自动从网络更新json文件，因此我们更改json文件里面网址就可以了。这里可以把GitHub网站更改为国内镜像，譬如：hub.fastgit.org将网络设置为代理后打开开发板管理器，

arduino

开发板

json

下载安装

github

原创点赞0 阅读313 收藏0 评论0 2021-09-23

FPGA时序约束理论篇之时序路径与时序模型

时序路径典型的时序路径有4类，如下图所示，这4类路径可分为片间路径（标记①和标记③)和片内路径（标记②和标记④）。对于所有的时序路径，我们都要明确其起点和终点，这4类时序路径的起点和终点分别如下表。时序路径起点终点应用约束①输入端口到FPGA内部第一级触发器的路径ChipA/clkrega/Dset_input_delay②FPGA内部触发器之间的

stm32

寄存器

数据

触发器

建立时间

转载点赞0 阅读229 收藏0 评论0 2021-09-22

二叉树遍历

文章目录中序遍历递归栈前序遍历递归栈后序遍历递归栈层次遍历中序遍历 https://leetcode-cn.com/problems/binary-tree-inorder-traversal/ 递归这里直接判断左右节点是否是NULL，意味着不需要将节点下移到叶子节点，在下一次递归的时候再判断，个人认为这样会好一点，虽然代码逻辑会复杂一点。递归的

算法

数据结构

leetcode

入栈

递归

原创点赞0 阅读90 收藏0 评论0 2021-09-14

vivado VIO （virtual input output）虚拟IO的使用

一般情况下ILA和VIO都是用在chipscope上使用，VIO可以作为在chipscope时模拟IO。譬如：在使用chipscope时需要使用按键出发，但是没有设计按键或者板子不再身边，所以需要模拟按键输入还有其他信号的输出。参数配置，配置输入探针数量和输出探针数量。分别可以设置0-2

fpga

数据

参数配置

ios

模拟按键

转载点赞0 阅读502 收藏0 评论0 2021-09-10

官方博客	意见反馈	了解我们	全部文章
在线客服	网站地图	热门标签

51CTO博客

wx60bf0f6c32435的博客