一个AXI GPIO 模块有两个GPIO，分别是GPIO和GPIO2，也就是channel1和channel2，为双向IO。AXI GPIO的寄存器也不多，主要是两个channel的数据寄存器GPIO_D
原创
2024-04-09 16:15:47
883阅读
Zynq Linux AXI GPIO是一种广泛应用于嵌入式系统开发中的技术，它能够实现在Zynq芯片上通过Linux系统控制外部GPIO设备的功能。通过AXI总线连接，Linux系统能够直接访问并控制外部GPIO设备，实现了嵌入式系统与外部硬件设备的无缝连接与交互。
在嵌入式系统开发中，GPIO（General-Purpose Input/Output）是一种非常重要的接口，能够实现对外部设备
原创
2024-04-22 10:53:28
313阅读
AXI 互联接口作为 ZYNQ PS 和 PL 之间的桥梁， 能够使两者协同工作，进而形成一个完整的、 高度集成的系统。和 EMIO 是直接挂在 PS 上的 GPIO。 而 AXI_GPIO 相当于 GPIO 的 IP 核，是通过 AXI 总线挂在 PS 上的GPIO 上。 本课节通过一个按钮控制 LED 亮暗讲解 AXI GPIO IP 的使
转载
2024-02-10 13:05:15
40阅读
1.硬件平台搭建在BlockDesign里添加ZYNQ7ProcessingSystem和AXI_GPIO模块，双击AXI_GPIO设置为输出，驱动外部IO器件(如LED)。搭建好的系统结构如下图所示：2.软件SDK设计SDK软件设计可以参考官方设计文档，主要API函数有，intXGpio_Initialize(XGpio*InstancePtr,u16DeviceId)voidXGpio_Set
原创
2019-08-07 10:46:53
10000+阅读
Axis2：Web Service是现在最适合实现SOAP的技术，而Axis2是实现Web Service的一种技术框架（架构）。昨天把把菜刀脚本打包发现<>在xml会被转义，导致菜刀客户端无法连接。看起来别人可以修改response类型，但是我没成功。利用之前发的Cat小工具打包成aar就可以玩了。axis2管理登陆默认配置了用户名为admin，密码axis2：axis2
AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、
转载
2011-01-19 11:03:55
490阅读
信号名称：读写流程：1、IDLE：系统初始化状态，此时没有传输操作，也没有选中任何从模块。 2、SETUP：启动状态，当有传输要进行时，PSELx=1,，PENABLE=0，系统进入SETUP状态，并只会在SETUP状态停留一个周期。当PCLK的下一个上升沿到来时，系统进入ENABLE状态。 3、ENABLE：在总线进入SETUP状态的下一个时钟上升沿处，需将PENABLE信号拉高进入ENABLE
AXI总线是一种高性能、高带宽、低延迟的片内总线，AXI协议描述了主从设备数据传输的方式。主设备和从设备通过握手信号建立连接（VALID和READY），握手信号包括主机发送的VALID信号，表示数据有效，从机发送的READY信号，表示从机准备好了接收数据。当VALID和READY都有效的时候传输开始。AXI总线分为五个通道：1. 写地址通道，包含AWVALID，AWADDR, AWREADY信号；
一、AXI协议概述1、AXI接口AXI是一个接口规范，定义IP的接口，而不是互联本身。只有两种AXI接口类型，主机（Manager）和从机（Subordinate），接口类型对称，所有的AXI连接都在主机接口和从机接口之间。 AXI互联接口包含相同的信号，使得不同IP集成相对简单。上图直接连接主机和从机，没有额外的逻辑，提供了最大的带宽。AXI是点对点结构，而不是总线结构。 如果需要多个
转载
2024-03-23 16:43:08
968阅读
AXI4.0总线协议简介Advanced eXtensible Interface (AXI) protocol是有ARM公司提出的高级可扩展接口协议，在AMBA4.0中将其修改升级为AXI4.0。主要包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream这四种。Xilinx从Spartan-6和Virtex-6设备开始，引入了AXI协议，因为其优点有很多，就不罗嗦了。
转载
2024-07-02 22:06:09
334阅读
---恢复内容开始---AXI DMA：为内存与AXI4-Stream外设之间提供高宽带的直接存储访问，scatter/gather功能可将CPU从数据搬移任务中解放出来。在ZYNQ中，AXI DMA就是FPGA访问DDR3的桥梁，受ARM监管。AXI-DMA IP核有6个接口 ：S_AXI_LITE是ARM配置dma寄存器的接口；M_AXI_SG是从（往）存储器加载（上传）buffer desc
转载
2024-03-28 08:39:39
579阅读
由于该系列文章阅读有顺序性，所以请跳转至该系列文章第一篇从头开始阅读，并按照文章末尾指示按顺序阅读，否则会云里雾里，传送门在此： 《AXI_01 《AXI总线系列文章》由来》目录1 简介2 AXI总线2.1 三种AXI总线2.2 三种AXI接口2.3 AXI协议2.3.1 AXI握手协议2.3.2 AXI突发读时序2.3.3 AXI突发式
转载
2024-04-23 18:03:29
709阅读
wire w_valid;wire w_ready;wire aw_valid;wire aw_ready;wire u_valid;wire u_ready;wire w_handshark ;//w通道正在握手成功wire aw_handshark;//aw通道正在握手成功assign w_handshark = w_valid & w_ready;assign aw_handshark = aw_valid & aw_r.
原创
2021-11-11 14:59:13
115阅读
适合小批量的数据传输，常用来进行命令的传输，的初始化等。AXI-Full则适用于大批量，高性能的数据传输。
转载
2023-07-13 17:28:55
1934阅读
在Kubernetes中，实现"axi stream fifo"（AXI流FIFO）需要用到HDL（硬件描述语言）来描述硬件逻辑，并通过Vivado等工具来综合生成FPGA逻辑。AXI是一种高性能、高带宽、低延迟的总线协议，AXI Stream FIFO是一个用于存储和传输AXI Stream数据的FIFO组件。
下面是实现"axi stream fifo"的主要步骤和相应的代码示例：
**步
原创
2024-05-23 11:27:04
191阅读
树莓派3B+ 引脚图： 其中：标注了数字的引脚都能够用作GPIO；标注了其他名称的引脚也有一些其他特殊用途标注了其他名称的引脚也有一些其他特殊用途；SDA 和SCL 引脚构成I2C 接口；MOSI,MISO,SCKL 用于SPI 接口；GPIO 所有输入输出都使用3.3 V；GPIO 引脚可以被用作数字输入或数字输出，这两种操作电压都是3.3 V；树莓派与Arduino 不同，其没有任何模拟输入，
转载
2023-09-06 13:14:38
282阅读
AXI全称Advanced eXtensible Interface，是Xilinx从6系列的FPGA开始引入的一个接口协议，主要描述了主设备和从设备之间的数据传输方式。在ZYNQ中继续使用，版本是AXI4，所以我们经常会看到AXI4.0，ZYNQ内部设备都有AXI接口。其实AXI就是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）的一
原创
2021-09-02 09:30:32
1758阅读
AXI4 写相关通道 在前面的AXI接口部分介绍了有关AXI接口的通道和时序。在这一篇博客实现一个AXI4的接口，用来向内存中写入数据。在写地址通道，主要进行传输 AXI 的 master 向 slave 中写入数据时的地址。 在写数据通道，主要进行传输 AXI 的 master 向 slave 中写入的数据。 在写响应通道，主要进行传输 AXI 的 master 向 slave 中写入数据时的
转载
2024-07-13 07:15:29
492阅读
1、引言什么是信号：在计算机科学中，信号（英语：Signals）是Unix、类Unix以及其他POSIX兼容的操作系统中进程间通讯的一种有限制的方式。它是一种异步的通知机制，用来提醒进程一个事件已经发生。当一个信号发送给一个进程，操作系统中断了进程正常的控制流程，此时，任何非原子操作都将被中断。如果进程定义了信号的处理函数，那么它将被执行，否则就执行默认的处理函数。2、信号在头文件<sign
转载
2024-10-24 08:15:14
160阅读
AXI4_lite协议来分析下，AXI4_lite属于AXI4协议的轻量级形式，是简化版的 AXI4 接口， 用于较少数据量的存储映射通信。 AXI4是一种READY，VALID握手机制的通信协议，就是在信息传输中有一个握手的过程。传输源发出VALID信号来表示当前哪些数据为有效，目的源则产生READY信号来表明当前已做好接受数据的准备。信息的有效传输发生在VALID与READY同为高的时候。
