1、Block的应用场景 对象与对象之间的通信方式。2、 Block用法及和Delegate的区别： Block:只有一个闭包，只能实现单一功能， 用Block能做到的大部分情况下代理都可以实现 Delegate:一个代理对象可以签署多个方法（通知的通信方式是1对多；代理、Blocks是1对1。三种通信方式都实现了对象之间的解耦合）3、Block的介绍 Block是IOS4.0之后新增的一
Vivado中的MIG已经集成了modelsim仿真环境，是不是所有IP 都有这个福利呢，不知道哦，没空去验证。 第一步：使用vivado中的MIG IP生成一堆东西 ，这个过程自己百度。或者是ug586有step by step 的，so easy。 生成之后是这样子的 &
前言： vivado的安装包、安装教程看这篇：Vivado安装包下载、安装教程安装好vivado后，桌面会多出这三个文件： 其中，vivado HLS可以将C语言转化为RTL级实现，主要用于一些高级场合，比如图像处理方面。 DocNav可以看作是一个技术文档，里面有各种开发工具、设计方法的文档，甚至还有视频，可以快速找到需要的资料，初学者暂时不用管HLS和Docnav这两个东西，先用熟Vivado
本系列文章主要针对Zynq7000系列芯片的XC7Z045FF900进行项目开发，原理图与PCB设计主要基于Altium Designer 15，同时对相应的硬件设计知识进行延伸，包括单不限于器件手册解读、电源设计、上电时序设计、DDR3接口设计、FLASH接口设计、PCIE接口设计、高速光通信电路设计、千兆PHY电路设计、LVDS扩展接口设计、信号完整性仿真、电源完整性仿真、电磁兼容设计等。主要
硬件平台：ZedBoard
软件平台：vivado2014.2 首先新建一个工程之后，出现如下界面～～ next next，创建一个AXI4总线的IP： 至此，一个AXI4总线的模型的框架就建好了，不过既然是自制，当然是需要加入自己东西咯～～ 不急，继续，新建一个Block，用来放置IP核们，GO！GO！GO！ 首先添加一个zynq核
学习zynq，并非一朝一夕之事，欲速则不达，在学习zynq之前，首先做好坚持下去的决心，其次制定一份适合自己的zynq开发计划，本期帮大家制定一份zynq的开发计划。zynq开发，主要包括两部分：裸机使用和在arm上搭载Linux系统。 首先是裸机使
转载
2024-05-13 22:46:11
78阅读
前面一节中我们说过Mapper最小输入数据单元是InputSplit。比如对于那么对于一个记录行形式的文本大于128M时，HDFS将会分成多块存储（block），同时分片并非到每行行尾。这样就会产生两个问题1. Hadoop的一个Block默认是128M，那么对于一个记录行形式的文本，会不会造成一行记录被分到两个Block当中？2. 在把文件从Block中读取出来进行切分时，会不会造成一行记录被分
好久未更，后续将陆续收尾DDR4博文系列。为大家带来DDR4的特性，DDR4的重要信号描述，DDR4的电气参数介绍，基于Hyperlynx的DDR4 SI仿真，DDR4的时序参数简介。本节仅讲解DDR4的特性，DDR4的关键信号作用，DDR4的电气参数。DDR4有哪些特性？ DDR系列有DDR，DDR2、DDR3、DDR4、DDR2L、DDR3L、DDR4L、以及最新出现的DDR5。虽然技术在不断
手工布局应该算是一项高级技能，在某些场合是不可或缺的，例如Partial Reconfiguration。同时，它也是实现时序收敛的一种可选方法。首先，打开综合后的设计，将Vivado切换到Floorplanning模式，如下图所示。一旦切换到Floorplanning模式，Vivado会自动打开Physical Constraints窗口（也可以通过Window -> Physical C
绪论使用Vivado Block Design设计解决了项目继承性问题，但是还有个问题，不知道大家有没有遇到，就是新设计的自定义 RTL 文件无法快速的添加到Block Design中，一种方式是通过自定义IP，但是一旦设计的文件有问题就需要重新修改，同时需要控制接口时候还需要在AXI总线模板基础上进行修改，再同时繁琐的步骤也让人“望而却步”。下面介绍一种简单的方式。 我目前使用的是 Vivad
转载
2024-10-23 18:41:12
953阅读
Xilinx约束学习笔记—— 约束方法学1.1 组织约束文件Xilinx 建议将时序约束和物理约束分开保存为两个不同的文件。甚至可以将针对某一个模块的约束单独保存在一个文件中。1.1.1 综合和实现可以使用不同的约束文件 可以使用 USED_IN_SYNTHESIS 和 USED_IN_IMPLEMENTATION 属性指定约束文件是在综合或实现过程中使用。注意：特别是IP、DCP这类使用OOC模
首先来看目录部分：首先是介绍部分：这部分讲述的是Migrating From UCF Constraints to XDC Constraints（从UCF约束迁移到XDC约束）和About XDC Constraints（讲述的是特点，属性，还有如何输入XDC文件）这里有一些我需要的部分，就是如何输入XDC文件下面是英文文档：You can enter XDC constraints in se
前言时不可以苟遇，道不可以虚行。一、LCD1602介绍
LCD1602 是一种工业字符型液晶，能够同时显示 16x02 即 32 个字符。LCD1602液晶显示原理： LCD1602液晶显示的原理是利用液晶的物理特性，通过电压对其显示区域进行控制，有电就有显示，这样即可以显示出图形。1602液晶也叫1602字符型液晶，它是一种专门用来显示字母、数字、符号等的点阵型液晶模块。
LCD1602 则是指
转载
2024-10-12 14:18:58
89阅读
本篇在上一篇《消息中间件架构讨论》的基础上分析Broker的模块划分。上图是之前讨论确定的系统架构（后续内容会按照这个架构来叙述），几点基础：Broker采用主从结构Broker负责持久化元数据并汇报到NameServerClient从NameServer获取元数据，然后从Broker读取消息Broker的模块划分1 网络模块Broker需要和NameServer及Client通信，包括Broke
一、Modelsim建立工程仿真创建一个工程和工程库; 加载设计文件（包括你编写好的testbench）； 编译源文件； 运行仿真，并查看结果； 进行工程调试。1、 开始菜单启动Modelsim2、 File–>New-Project，新建工程3、 输入工程名，并选择工程存放路径（不要有中文和特殊字符，但可以有下滑线 _ ），然后点击ok4、 在工程对应窗口单击鼠标右键添加文件，可
转载
2024-10-09 12:16:29
307阅读
ZYNQ开发板的NFS文件系统安装 - ZYNQ7020学习ZYNQ开发板的NFS文件系统安装 - ZYNQ7020学习这篇博客主要讲解NFS的安装和开发板与Linux虚拟机如何mount成功。重点讲解如何mount成功。NFS 文件系统的原理： 通过网络将 PC ubuntu Linux NFS server 上的文件，mount到开发板上，使得开发板操作这些文件，就像是操作使用本地文件一样。简
本文介绍了Tcl在Vivado中的基础应用，希望起到抛砖引玉的作用，指引使用者在短时间内快速掌握相关技巧，更好地发挥Vivado在FPGA设计中的优势。Vivado TCL脚本语言 使用Tcl作为它的命令语言的好处：1 Tcl提供了标准语法，一旦用户掌握了Tcl就可以很容易的发布命令给基于Tcl的程序2 Tcl可作为程序间通信的接口3 通过Tcl， Vivado
二.Vivado合集来了（2018-2019）2.1 create_clock毋庸置疑，create_clock是最基本、最简单的时序约束命令，而且在FPGA设计中必然会用到。但看似简单的命令，却也常常被用错。这里我们就来回答一些常见的问题。问题1：什么样的时钟需要用create_clock约束？ 有三类时钟时钟需要用create_clock进行约束，分别是： 从全局时钟管脚进来的主时钟（Prim
因为工作需要和自身发展，重新拾起Altium designer。最后一次使用AD，还是在去年做毕业设计的时候，自己画的的双层板——基于stm32的数码相机设计。现在回想起来，好多东西都忘了。现在用的ad14，和以往用的ad09 winter 有些许不一样。8.20 怎么设置板子形状？ 在PCB界面下，选择Keep out层，选择放置菜单——走线,
本章节主要调用官方的MIG控制器，并使用官方的MIG控制器进行仿真，开发环境vivado2020.1鉴于很多童鞋无法仿真自己新建的DDR工程，即使使用modelsim仿真也仿真失败，本例程着重于在vivado中，对自己新建的带DDR3的工程进行仿真。新建DDR3工程，ddr3_tb工程调用MIG控制器点击IP Catalog打开ip搜索栏搜索栏输入mig，双击mig控制器，开始设置mig控制器点击
