在建立好工程,编译和分配引脚之后,记得要在assignments->device->device and pin options里configuration选项卡里德configuraion里选择active serial,以及use configuration device里选择你的开发板上的配置芯片,我的是epcs4,然后再编译,就会生成pof文件,按后就可以在programmer里下载了,mode选择active serial programming模式,添加pof文件,在后面的program/configure的小框框里打钩即可,点击start,过一会就下载完成。然后再把板子的run/prom的开关切换回run状态,这样机会再重新上电后保持程序不会丢失。
如何在FPGA里烧写pof文件(存verilog工程)
转载本文章为转载内容,我们尊重原作者对文章享有的著作权。如有内容错误或侵权问题,欢迎原作者联系我们进行内容更正或删除文章。
上一篇:js清除非数字输入
下一篇:字符串数组及其初始化问题
提问和评论都可以,用心的回复会被更多人看到
评论
发布评论
相关文章
-
基于FPGA的SD卡写数据Verilog程序开发
1.仿真预览操作步骤,先格式化。设置如下:注意,格式化之后,使用容量如下:假如我在文
fpga开发 SD卡写数据 数据 sd卡 sed -
FPGA/verilog 学习笔记(2)—— Verilog基础语法
文章目录Verilog基础语法一、基础知识1. 逻辑值2. 数字进制格式3. 标识符二、数据类型低电平GND1高电
verilog 基础语法 寄存器 赋值 进制 -
FPGA/verilog 学习笔记(3)—— verilog程序框架
文章目录一、注释二、关键字三、 Verilog程序框架1. 模块(1)基础概念(2)定义一个模块
verilog 语法 赋值 赋值语句 非阻塞 -
FPGA硬件工程师Verilog面试题(四)
推荐一款模拟面试、刷题神器,从基础到大厂面试题?。
fpga开发 面试题 嵌入式面试 嵌入式 verilog -
vivado烧写文件时报错hw target shutdown vivado如何烧写程序
目录1 概述2 烧写bit程序3 Vivado 常用的调试界面3.1 ila界面3.1.1 添加需要查看的信号3.1.2 添加条件触发信号3.1.3 运行与停止ila界面,查看信号3.2 Vio界面3.2.1 添加信号3.2.2 修改值,与发高电平脉冲信号4 烧写mcs文件 1 概述本文用于讲解VIVADO的常规使用功能,便于后续人员使用vivado进行调试与使用,包括bit文件的烧写、调试界面
vivado常规操作 vivao烧写bit文件 vivado固化mcs文件 vivado调试debug界面 fpga/cpld -
BIN文件合并烧写
可以实现将Bootloader和Applic...
源文件 目标文件 干货