在仿真vivao FIR核的时候， 我用vivado2019.2 调用 modelsim10.1c ,结果报错如下， appropriate key had not been specified. 但是用vivado自带的仿真器，能出来波形。 后来经过查找， 这个是modelsim 版本不对， 必须安装modelsim2019.2 版本。 安装完之后， 两个modelsim在系统里共存。 可以删掉
经过实践， vivado在仿真的时候，可以设置自己的仿真。也可以设置用modelsim来仿真。 当仿真的时候，选择了modelsim。 那么它实际就是调用了 C盘下安装的这个EXE。 当vivado里面，例化了XILINX 核的时候。 这些文件，modelsim是不知道的。因此需要新建一个文件夹（任意路径下都可以），让modelsim知道这个文件夹路径。
有的时候，需要把ila抓取到的数据，保存下来， 方便用matlab等工具去分析的时候。 经过实践，用下面的tcl命令，就可以。 下面的命令和ila例化的名字完全没有关系。 红色的路径和文件名是可以修改的。其他的都不能改，如果改了之后，就无法保存成功。write_hw_ila_data -csv_file E:/ila_dat3.csv [upload_hw_ila_data hw_ila
前言，在modelsim仿真的时候， 有时候工程有点大，运行时间长。调试了一会，但有其他事情临时走开。想办完事再回来，接着仿真。有没有办法，保存已经在仿真的界面？免得，下次打开软件，还得run simulation。分两个步骤走，前提是已经运行过仿真，modelsim里面，有仿真波形。第一保存成do文件(波形文件）。 第二保存成wlf文件（类似于工程文件）。第一步步骤1：在有波形的界面，如下图
如上图，在仿真的时候， 当rvalid信号为高时， rdata信号是不定值。 而且还那么规律，这里突发读，一次读32个数据出来。 到底是什么原因呢？对照了 axi接口文档，时序是对的。 经过半天的折腾， 发现axi仿真ddr3读的时候， 这个地址上没有写入过任何数据，所以读出来的会是随机值， 在modelsim里表现就是红色的线，切记。 所以出现上面的那么多红线。
在vivado里面，把代码写好后， 用modersim 仿真， 此时， 会卡在 Executing analysis and compilation step 这个界面里面，不出去。 始终在vivado里面，原地打转。 modersim 还是没有自动打开。 这类问题， 一般是 。v 里面代码有问题。 解决办法， 把仿真设置成 vivado 。 然后运行仿真。 在 xvlog 里面打开，
前言，在仿真的时候， 有时候工程有点大，运行时间长。调试了一会，但有其他事情临时走开。想办完事再回来，接着仿真。有没有办法，保存已经在仿真的界面？免得，下次打开软件，还得run simulation。 经过摸索，前提是在已经看到波形窗口的时候， 依次点击 “File”---》”Simulation Waveform”-----> “save configuration” 然后会弹出一个对
1： 首先测试ddr3的时候。 要产生Mig核。这个核是免费的。 2： 要ddr3的时钟来。一个是系统时钟，一个是用户时钟。如果是晶振提供的就是单端时钟，如果是fpga 输出的时钟就是NO buffer。 管脚是在产生ip核的界面，要设置对。产生ip之后。 可以生产example例子工程，这个工程就是测试ddr3的，当然这个工程里面还有防止文件，系统都产生好了。 只要开始仿真就可以观察信号波形。
本来IIC读写模块以及通过编译。但是在测试的时候， 要写代码。 碰到了问题， 想在top.v里面用下面的ILA来抓取i2c_sdat的信号。结果报错 [Synth 8-5744] wire xx ;assign xx = i2c_sdat;ila0 ila(.probe0(wr),.probe1(done),.probe2(i2c_sclk),.probe3(xx) // 报错-->[Sy
640*480分辨率 vga时序原理 像素时钟 25.2Mh 下面是水平同步脉冲信号在一个周期内波形。 编号上面带有星号的表示输出像素数据。（它是一个时钟周期，这里没画好） 由图可知，行信号，有效像素时钟是640个时钟，一行是800个时钟。行脉冲信号上升沿之前是96个时钟的低电平。上升沿之后是48个时钟高电平。紧接着是640个时钟的数据。最后是16个时钟的高电平。它是周期信号周期为T **
一个简单的vivado工程，编译之后，会产生几十MB的文件。 当想备份文件的时候， 此时需要清理一下文件。许多文件是不必要保存的。 新建一个记事本文件。 输入 reset_project ，然后保存。 修改文件名为 del.tcl .把它考到工程文件夹下面。 打开vivado 工程， “Tools”--->"run tcl Script..." 随后会打开对话框，在里面选择刚
代码简单，有4个led灯。 当按下按的时候， led灯会随着输入4个bit数来亮灭。 这个按钮信号就是en， 数据是dat4. 想用VIO来测试。这里仅仅是记录下VIO的使用。下面代码。 `timescale 1ns/1ns module topVio(clk50M, rst_n, led3 ,led2,led1,led0);input clk50M;input rst_n;output
1：如何添加ILA 单击 IP Category ， 网上有很多。 这里不废话 注意，在设置ip核的时候，可以不用理会probe0, probe1,（等在代码里想好之后，要观察几个信号，还可以再返回来设置） 就是你要抓取的波形的信号。 可以设置位宽。 这些如果设置错误，还可以单击产生好的ip界面那里修改。修改好后，点击确定，他会产生一次新的ILA核 2； 添加完了之后， 要在.V文件里面，
1： 代码里面加好ILA之后。 编译下载， 然后会出现 波形查看界面这个界面叫 Waveform-hw_ila_1, 当想查看工程源文件的时候， 点击 Flow->ProjectManager会发现波形查看窗口，不见了。 要想再抓取波形？怎么办？找了好久都找不到？难道要重新下载一次bit文件？ 经过摸索， 此时只要点击 Flow菜单下的 HardwareManager就可以看到波形窗口
sdram仿真sdram仿真
vivado ram核同时读写疑问
vivado IP核工程移植
vivado报错提示
uart232串口之三——电脑发数据到fpga，再返回到电脑
uart232串口之二——fpg内部回环仿真
uart232串口之一——发送数据到上位机
fpga学习网站
Copyright © 2005-2024 51CTO.COM 版权所有 京ICP证060544号
