芯片架构类型 芯片架构设计

芯片的制造流程

从沙子提纯得到粗硅，粗硅提纯得到多晶硅，多晶硅拉制得到单晶硅，硅锭切割得到晶圆。

接下来的工作就是芯片设计中的，IC设计部分了，IC设计包括模拟IC设计和数字IC设计，本文主要介绍的是数字IC设计，主要包括前端设计（逻辑设计）、后端设计（物理设计），其中前端设计的目标是生成门级网表（netlist）文件，后端设计的终点是生成GDSⅡ（Geometry Data Standard 2）版图。将硅锭切片得到空白的晶圆，空白的晶圆按照之前设计好的版图，进行氧化、沉积、光刻、刻蚀、掺杂、金属化等大约20 ~ 40步的加工，产生曝光成像后的晶圆。这些曝光成像后的晶圆由晶圆测试设备进行测试（cp测试），测试后生成一张图，表明哪些部分是合格的。之后，这些晶圆被进一步切成晶片。合格晶片被封装起来并且在发布给用户之前再次测试。不合格的封装会在最终测试中被发现。

https://zhuanlan.zhihu.com/p/85063131

前端设计（逻辑设计）

该部分主要包括两个大岗位：架构工程师、数字IC设计工程师、数字IC验证工程师。

面向的是客户群体，需要经过市场分析、需求分析，根据甲方的需求制定芯片的规格Spec，再由架构工程师根据客户需求，设计方案。数字IC设计工程师根据架构工程师划分出的模块功能，编写RTL代码同时进行仿真验证，由于这一步中不考虑门电路传输的延时，为理想传输状态主要测试模块逻辑功能是否正确，称之为功能仿真。同时对于使用了多个时钟的还要使用Spyglass检查电路设计中是否存在CDC（clock domain crossing）问题，再就是逻辑综合Synthesize，该部分可以使用synopsys的Design Compiler完成综合，综合需要设定约束条件，不同的库，门电路基本标准单元面积、时序参数不同，因此选择不同的库，综合出来的电路是有差异的。综合之后的电路需要再次进行功能验证这一步也称之为后仿真。对综合后的设计还需要进行静态时序分析（Static Timing Analysis，STA）和形式验证（Logical Equivalence Check，LEC），其中STA主要是在时序上对电路进行验证，主要分析电路的建立时间、保持时间等，形式验证主要是在功能上对综合后的网表文件进行验证，通常情况验证部分会由数字IC验证工程师负责。

后端设计（物理设计）

该部分主要包括两个大岗位：其中一个是DFT工程师，一个是数字后端工程师。

DFT工程师并不是我们学习的数字信号处理里面的离散傅里叶变化，而是（Design for Test）可测试性。为什么需要DFT工程师？主要是随着数字集成电路的规模增大，制造出来的芯片是否有问题越来越难测试，而DFT可以再芯片内部自带测试电路，确保设计的准确性。

而数字后端工程师主要负责对各种功能电路的布局规划、时钟树综合、布线、寄生参数提取和信号完整性分析、静态时序分析、形式验证、后仿真、物理验证，最终流片。具体如下图所示。

参考

https://blog.csdn.net/qq_36045093/article/details/124659801

https://www.bilibili.com/video/BV1N14y1x7Vm?spm_id_from=333.1007.top_right_bar_window_history.content.click&vd_source=4fe8ce33780ad43afaf813b2e37f14c1

cp测试：

芯片测试分两个阶段，一个是CP（Chip Probing）测试，也就是晶圆（Wafer）测试。另外一个是FT（Final Test）测试，也就是把芯片封装好再进行的测试。CP测试的目的就是在封装前就把坏的芯片筛选出来，以节省封装的成本。同时可以更直接的知道Wafer的良率。CP测试可检查fab厂制造的工艺水平。现在对于一般的wafer成熟工艺，很多公司多把CP给省了，以减少CP测试成本。具体做不做CP测试，就是封装成本和CP测试成本综合考量的结果。

• 一片晶圆越靠近边缘，die（一个小方格，也就是一个未封装的芯片）出问题的概率越大。

https://www.zhihu.com/question/20584576/answer/1538640891

当芯片被晶圆厂制作出来后，就会进入Wafer Test的阶段.这个阶段的测试可能在晶圆厂内进行,也可能送往附近的测试厂商代理执行.生产工程师会使用自动测试仪器(ATE)运行芯片设计方给出的程序,粗暴的把芯片分成好的/坏的这两部分,坏的会直接被舍弃,如果这个阶段坏片过多,基本会认为是晶圆厂自身的良品率9低下.如果良品率低到某一-个数值之下，晶圆厂需要赔钱.

通过了Wafer Test后,晶圆会被切割.切割后的芯片按照之前的结果分类.只有好的芯片会被送去封装厂封装.封装的地点一般就在晶圆厂附近，这是因为未封装的芯片无法长距离运输.封装的类型看客户的需要有的需要球形BGA,有的需要针脚,总之这一步很简单,故障也较少.由于封装的成功率远
大于芯片的生产良品率,因此封装后不会测试.

封装之后，芯片会被送往各大公司的测试工厂,也叫生产工厂.并且进行Final Test. 生产工厂内实际上有十几个流程, Final Test只是第一步在Final Test后,还需要分类,刻字，检查封装,包装等步骤.然后就可以出货到市场.

Final Test是厂的重点,需要大量的机械和自动化设备.它的目的是把芯片严格分类.以Intel的处理
器来举例,在Final Test中可能出现这些现象:
1.虽然通过了Wafer Test,但是芯片仍然是坏的.
2.封装损坏.
3.芯片部分损坏.比如CPU有2个核心损坏，或者GPU损坏，或者显示接口损坏等
4.芯片是好的，没有故障

最后贴一张芯片设计的技能树，不同的岗位需要的东西有所不同，具体看图。