目录 Mailbox架构图Mailbox 寄存器SWD访问mailbox示意图ROM Mailbox Handler功能解析Request/Response机制ROM支持的Mailbox指令ROM Error DefinationSWD访问Mailbox流程发送Authen Start命令获取数据Debugger发送Authen response命令向ROM发送数据示例Code Mailbo
Linux操作系统是一种广泛使用的开源操作系统，它在计算机领域中有着举足轻重的地位。而在Linux系统中，有一个被广泛使用的内核模块——Red Hat Enterprise Linux（RHEL），简称红帽Linux。
红帽Linux具有许多特性和功能，其中包括对PCI Express（PCIe）和内存映射（mem mmap）的支持。PCIe是一种高速总线标准，用于在计算机系统中互连外围设备，而
原创
2024-04-19 10:25:42
76阅读
这里讲授是基于PLX 的9054(9052)芯片为基础的，首先，多谢程序元人生大佬分享知识。1、地址映照与数据传输。 上面只是说了LOCAL总线与PCI总线和CPU总线的对应关系，但是PCI技术的实际作用是进行数据传输。由内部结构图可以看出，9054内部没有甚么存储单元，只有几个FIFO。那系统是怎样进行
转载
2024-02-09 06:14:37
101阅读
里面讲了如何访问BAR指定的mem空间。下面对BAR空间以及配置空间的访问做一个系统的总结，其实就是在回答以下几个问题：PCIe中四种tlp和BAR空间的关系是怎样的？tlp是怎么发起的？tlp是怎么到相应的下游设备的？一、四种tlp和BAR空间的关系四种传输如下 类型说明mem req tlp访问mem空间io req tlp访问io空间cfg req tlp访问配置空间message tlp设
转载
2024-06-03 10:01:51
619阅读
PCIe的内存地址空间、I/O地址空间和配置地址空间pci设备与其它接口的设备（如i2c设备）最大的不同是存在内存地址空间和配置地址空间，本文分析一下它们的用途。首先区分一下IO空间和内存空间 cpu会访问的设备一般有内存和外设寄存器，如下图所示。x86架构采用独立编址将内存操作与外设IO操作分开了才有了内存空间和IO空间的区分。x86平台cpu内部对内存和外设寄存器访问的指令也是不同的。arm等
PCI配置空间(PCI Configuration Space)PCI设备(PCI device)都有一个配置空间，大小为256字节，实际上是一组连续的寄存器，位于设备上。其中头部64字节是PCI标准规定的，格式如下： 剩余的部分是PCI设备自定义的。PCI配置空间头部有6个BAR(Base Address Registers)，BAR记录了设备所需要的地址空间的类型(mem
转载
2024-04-20 18:15:09
515阅读
PCIe概述PCI总线使用并行总线结构，采用单端并行信号，同一条总线上的所有设备共享总线带宽 PCIe总线使用高速差分总线，采用端到端连接方式，每一条PCIE链路只能连接两个设备PCIe的端到端连接方式 发送端和接收端都含有TX（发送逻辑），RX（接受逻辑） 现在来说明什么是mmio mmio,memory map io内存映射访问机制，除了port I
转载
2024-09-26 17:14:53
601阅读
在 type 0 header 中，command 寄存器的位置如下图所示：在 type 1 header 中，command 寄存器的位置如下图所示：Command 寄存器的结构如下图：对于 PCIe，只有 Bit 0/1/2/6/8/10 是有效的，其他必须配置为 0 。IO Space Enable该位用于控制设别如何响应 I/O 空间的访问请求。该位为 0 时，设备不会响应 I/O 空间访
以rtl8139d以太网卡驱动为例子可以很好的来学习、分析这个问题：
8139芯片中开始六个寄存器中存放的是网卡的mac地址，有多种方法可以得到。pci设备有三个空间分别为配置空间、io空间、内存空间，配置空间在开机时由bootloader设置、程序中一般用系统函数将一些配置信息读出来就可以了，很方便，没有必要直接操作。io空间和内存空间这两种模式都可以帮助我们得到mac的值，利
本文是本人学习记录，不保证准确，如有错误请指出。如果侵犯请联系删除。
PCIE一共支持256条bus（8个bit），32个device（5个bit），8个function（3个bit），
假设负载全满的时候，内存分配的内存空间则是：
4K * 256 * 32 * 8 = 256 * 1024K = 256 * 1M = 256M bytes。pcie介绍可以参考：UEFI开发历程3—PCIe总线
1. 设置ATU 区域号寄存器为需要配置的地址转换区编号。2. 设置ATU Region Lower Base Address Register 和ATU Region Upper Base AddressRegister。（在此区域内的目标地址将由区域号寄存器所在的ATU 转换）3. 设置ATU Region Limit Address Register。4. 设置ATU Reg
原创
2021-09-02 09:15:35
1141阅读
1. 设置ATU 区域号寄存器为需要配置的地址转换区编号。2. 设置ATU Region Lower Base Address Register 和ATU Region Upper Base AddressRegister。（在此区域内的目标地址将由区域号寄存器所在的ATU 转换）3. 设置ATU Region Limit Address Register。4. 设置ATU Reg
原创
2022-03-24 17:27:43
935阅读
基于PCIe的高速接口设计由 judyzhong 于 星期四, 03/03/2016 - 13:49 发表作者：李晓宁，姚远程，秦明伟 2016年微型机与应用第1期摘要：PCIe总线是第三代I/O总线的代表，提供高性能、高速、点到点的串行连接，支持单双工传输，通过差分链路来互连设备。该设计由Xilinx公司的Virtex-6 FPGA平台和PC机组成，为了实现PFGA与CPU之
转载
2024-01-01 20:18:55
215阅读
同步是指：发送方发出数据后，等接收方发回响应以后才发下一个数据包的通讯方式。 异步是指：发送方发出数据后，不等接收方发回响应，接着发送下个数据包的通讯方式。 举个不太恰当的例子,就像: SendMessage(...)
TRACE0("just like send");
PostMessa
本文介绍基于Realtek 8139芯片PCI接口的网卡驱动程序。我选择了Realtek芯片有两个原因：首先，Realtek提供免费的芯片技术手册； 第二，芯片相当便宜。本文介绍的驱动程序是最基本的，它只有发送和接收数据包功能，和做一些简单的统计。对于一个全面和专业级的驱动程序，请参阅Linux源码。本文（下）的主要内容是在前一文（上）实现的驱动模板的基础上进一步实现网卡驱动的分组收发
PCIe总线有三种错误报告方式，分别是：1. Completions：通过Completion中的状态位向Request返回错误信息2. Poisoned Packet（又称为错误传递，Error Forwarding）：告知接收端当前TLP的Data Payload已经被破坏3.  
转载
2024-04-24 11:09:40
152阅读
指示灯 描述 OVERSPEC 没有足够的电量为系统供电。NONRED和LOG指示灯可能也点亮 PS 一个电源故障或者被电源未插 LINK 保留 CPU CPU出现故障、丢失或者未正确安装 VRM 直流电-直流电稳压器丢失或者故障 LOG BMC日志或者系统错误日志满（系统错误日志达到75%满） MEM 内存故障 NMI 系统已收到一个硬件错误报告。（PCI和MEM指示灯也可能点亮） PCI PC
转载
2024-04-07 08:34:27
334阅读
PCIe SR-IOV：为什么需要SR-IOV 目录PCIe SR-IOV：为什么需要SR-IOV1. SR-IOV的最终目标2 发展历程2.1 原始状态v1.02.2 进化版v2.02.3 进化版v3.0 —— SR-IOV 1. SR-IOV的最终目标终极目标：提高硬件资源利用率。2 发展历程2.1 原始状态v1.0 上图展示了在没有引入任何虚拟化技术时，一个PCIe系统的状态。它主要有以下组
转载
2023-12-09 19:54:08
275阅读
PCIe系列第一讲、PCIe接口的速度与管脚介绍54 人赞同了该文章学习了一段时间后，决定开始一点点更新PCIe这一系列，虽然学习了一段时间，有些地方可能总结的不好或者有纰漏，还请大家不吝指教，先行谢过！ 还需声明的是，接下来所有的设计硬件的照片，是一款xc7z030ffg676-2的ZYNQ开发板，功能很强大。一、PCIe的传输速度与链路宽度PCIe2.0规范于2007年1月5日推出，将PCIe
转载
2024-05-06 07:17:52
1283阅读
