HCSL和LPHCSL 1．介绍 LPHCSL（Low-Power HCSL）是为了降低传统的HCSL驱动器的功耗而开发的。LPHCSL的主要优点包括更好的驱动长线的性能，易于AC耦合，减少PCB板子面积，易于布线，降低材料成本，本文将讨论这些优点，重要的是要注意HCSL驱动器与LPHCSL驱动器对HCSL接收器来说都是一样的。 2．HCSL驱动结构 图1传统的和低功耗的HC
转载
2024-07-22 10:34:33
200阅读
对于MySQL的介绍可以看百度百科：
http://baike.baidu.com/link?url=_KmNUYsp0F37OgiX0ZTd0GJsvQQCCDYEqbol9PMNHEV4EPIdbaK6Dn9mtz_hcsl4NmcHFTkloPicqtWy12KYWK
MySQL是一个
关系型数据库管理系统
，由瑞典MySQL AB 公司开发，目前属于
Oracl
转载
2024-01-15 16:52:44
95阅读
1、简介差分晶振一般用在高速数据传输场合，常见的有LVDS、LVPECL、HCSL、CML等多种模式。这些差分技术都有差分信号抗干扰性及抑制EMI的优点，但在性能、功耗和应用场景上有很大的区别。下图列举了最常用的几种差分信号技术和它们的主要参数。LVDS信号的摆幅低，为±350mv, 对应功耗很低。但速率可达3.125Gbps。总的来说电路简单、功耗和噪声低等优点，使LVDS成为几十Mbps及至3
转载
2024-03-27 06:36:00
184阅读
PCI - Express时钟源描述该ICS557-03是扩频时钟发生器支持PCI - Express和以太网的需求。该装置用于个人计算机或嵌入式系统基本上减少电磁干扰（EMI） 。该装置提供两个差分（ HCSL ）扩频输出。传播的类型和数量可通过引脚选择配置。采用IDT专利的锁相环（ PLL ）技术，设备需要一个25 MHz晶振输入产生两对差分输出，在25兆赫， 100兆赫， 125 MHz或2
转载
2024-09-18 16:00:04
137阅读
关键词标签: 差分晶振,差分时钟,差分信号 导读：本应用笔记详细说明如何通过在它们之间增加衰减电阻和偏置电路来将一个差分时钟转换为其他类型的差分逻辑，来衰减摆幅电平并重新偏置共模输入接收器。 介绍考虑到每个可用的时钟逻辑类型（LVPECL、HCSL、CML和LVDS）使用的共模电压和摆幅电平低于下一个时钟逻辑类型（见表1），在任何给定的系统设计中，必须设计驱动器侧和接收器侧之间的时钟逻辑转换。本应
