对于苹果来说，AirPods系列给其带来了相当不错的利润，所以补充和完善这个产品系列就是必然的事情，即便他们有了Beats。从最新曝光的信息来看，苹果可能准备在WWDC上发布首款over-the-ear（耳罩式）耳机，而据称 "AirPods Pro Lite"则可能会在秋季以 "AirPods X"的名义现身，而据传闻中的 "AirPods Pro Lite"可能会在秋季发布。到目前为止，苹果将
转载
2024-04-10 13:25:55
65阅读
小巧，上手很快。如果你不需要太多复杂的功能，iBATIS是能满足你的要求又足够灵活的最简单的解决方案。
iBATIS最大的特点是简单，最新版本2.0（下载），和1.0相比，主要改动在XML配置文件上，不过，只要有SQL基础，相信你不用教程也能看明白。下面我们看一个最简单的例子入门。我们先建一个表Account，包括字段username, varchar(20), pk和password, var
FPGA基础资源之IOB的应用 1.应用背景在我们做时序约束时，有时候需要对FPGA驱动的外围器件进行input_delay/output_delay进行约束。不知道，大家有没有被以下这种类似的现象折磨过。你好不容易约束通过的工程，仅改动了个标点符号，或者其他不相关模块改动一丢丢。编译出来的工程时序就不过了。碰到上述的现象，我觉得可能的原因有以下几种：1.时钟频率确实已经到极限了。2.器
转载
2024-06-20 17:13:31
0阅读
DDR3：使用流程一. 配置过程1>首先找到IP核2>选择兼容的片子，这个ddr兼容K7系列的三个片子3>选择ddr34>配置工作时钟部分 配置时钟前我们先了解一下ddr3的ip核的时钟关系,如下图，共三个时钟。Ip核心的工作时钟和参考时钟，必须直接连在电路板上，不可由IP核分频
一、Blocks Block是一个C Level的语法以及运行时的一个特性，和标准C中的函数（函数指针）类似，但是其运行需要编译器和运行时支持，从IOS4.0开始就很好地支持Blocks。Blocks主要用在一些回调函数的用法上，2个对象通信需要一些回调的时候，比如说2个对象在运行，我们需要知道其中一个对象什么时候完成，我们就需要一个回调函数，之前我们用代理，但是有些小的地方用代理大材小用，Bl
转载
2024-05-19 08:53:27
68阅读
用Fiddler和JScript捕获网页 因为要写篇分析报告，需要反复从网页里提取数据，因此作了些http和网页捕获方面的研究。下面把过程回顾一下，做个总结、以利于下次工作的提高。1、开始的时候准备用VB编一个网页自动循环下载软件，所以去下载了VS2008和MSDN。选VB是考虑到能方便地过渡到excel的宏VBA，写数据分析论文不可能不用到excel，没道理画个图、作个统计都要自己编程
最近拿到了ZedBoard，玩了两三天把官方提供的例程跑了差不多一半。先把官方的HelloWorld和“按键-定时器-点灯”的裸跑工程跑一遍，熟悉一下开发环境；然后自己自定义了一个工程，用PS-GPIO和EMIO-GPIO跑了个小程序，总算弄明白了EMIO的结构与作用（这部分在Xilinx的UG585文档有介绍）；最后跟着的官方的Linux实验，跑一遍编译源码，生成启动相关文件的流程，在ZedBo
# IOSTANDARD在FPGA设计中的应用
在FPGA设计中，选择合适的IO标准是确保设计成功的重要一步。IO标准决定了FPGA的输入输出引脚在交流和直流电压下的工作特性，以及与外部设备的兼容性。本文将深入探讨IO标准的概念，分类以及具体应用，并提供代码示例和序列图以帮助理解。
## 1. 什么是IO标准
IO标准是针对FPGA输入输出引脚的电气特性定义。每种标准都有其指定的信号电压水平
写在前面-为什么要读想要了解时序约束和基本的vivado使用准则，王哥给发的 读文档 | Vivado使用误区与进阶写在前面-为什么要读一级目录二级目录三级目录文章结构-写了什么文章亮点-学到了什么参考准则xdctclECOtiming report读后思考-还有什么问题笔记或其他资源 一级目录二级目录三级目录文章结构-写了什么除了快速导入，主要分为三部分，XDC、tcl in vivado、EC
转载
2024-09-02 12:51:29
135阅读
FPGA IO BANK VIEW以前看到过官网提供excel类型的IO BANK的示意图，但是后来找不到了，就自己从软件里面生成吧，看上去都差不多，而且还附带解释图，挺好的。FPGA Type: Cyclone V - 5CEFA7F27C6Software: Quartus II 13.0 sp1Steps目前为前期评估阶段，需要对I/O的资源按照不同的BANK处理，针对一些I/O的特殊功能，
# 理解 IOSTANDARD 双向端口
在现代电子设计中，特别是在FPGA（现场可编程门阵列）开发中，I/O（输入/输出）端口的设计是至关重要的。IOSTANDARD 是一个常用术语，它指的是特定的输入/输出标准，用于保证不同设备之间的兼容性。本文将重点介绍 IOSTANDARD 的概念，如何使用双向端口，以及相关的代码示例。
## 什么是 IOSTANDARD？
IOSTANDARD 是
本文将介绍Vivado提供的两种查找功能的使用方法：Find in Files/Replace in Files：即通常意义上的查找/替换功能，在文件中搜索指定字符串；Find：在导入了一个设计之后，用于查找该设计或器件中的对象。Find in Files/Replace in Files这两个功能用法相似，以Find in Files为例。在文本编辑器窗口中右键->Find in File
通俗的讲数码相机采用电子元器件成像而非胶卷——这是数码相机与传统相机最本质的区别所在。数码相机的成像器件主要分为两类： CCD——英文Charge Couple Device的缩写，中文名称“电荷耦合器件”。 CMOS——英文Complementary Metal-Oxide Semiconductor的缩写，中文名称为“互补金属氧化物半
ZYNQ 开发过程中，有时会需要与 ARM 硬核进行通信。 这种情况下， 需要用到高速接口与 ARM 通信。 Xilinx 官方为我们提供了非常丰富的 IP 核，如数学运算（乘法器、浮点运算器等）、信号处理（ FFT、DDS 等），我们可以通过调用这些 IP 核来快速完成设计。然而随着系统的设计越来越复杂，官方提供的免费 IP 核有时并不能很好的适用我们的设计，这个时候就需要我们自己来实现这些功
首先是看到FPGA在配置的时候有三种不同的电VCCINT 、VCCIO VCCA，于是就查了下有什么不同：FPGA一般会有许多引脚，那它们都有什么用呢？VCCINT为施加于 FPGA 内核逻辑的电压，典型的电压为1.2 V、1.5 V、1.8 V、2.5 V和3V,电流可达12A（？）专用引脚和用户引脚FPGA引脚分为两类：专用引脚和用户自定义引脚专用引脚大概占FPGA引脚数的20%~30%，也就
转载
2023-09-25 10:20:25
739阅读
Xilinx FPGA设计代码风格 以后逐渐补充
1、时钟信号的分配策略
（1）、使用全局时钟可以为信号提供最短的延时和可以忽略的扭曲；
（2）、FPGA特别适合于同步电路的设计，尽可能减少使用始终信号的种类；
&nb
搜了几个相关博文，选有用的截取了些，侵删。1.XDC的时钟约束XDC的基本语法可以分为时钟约束、I/O约束以及时序例外约束三大类。端口进来的主时钟以及GT的输出RXCLK/TX CLK都必须由用户使用create_clock自主创建。而衍生时钟 MMCM/PLL/BUFR的输出时钟都可以由Vivado自动推导 I/O约束(一般最后加)XDC中的I/O约束有以下几点需要注意：① 不加任何I
在之前的“Xilinx 7系列FPGA部分重配置【1】”中已经较为详细地记录了分别在工程模式（Project Mode）和非工程模式（Non-Project Mode）下、使用7系列的Xilinx FPGA芯片创建部分重配置（Partial Reconfiguration,PR）项目、并生成相应的bit配置文件的流程。前述流程是一个较为基本的PR项目操作流程、在UG947和UG909文档的示范例中
转载
2024-09-30 23:23:57
240阅读
"文件包含"处理`include所谓"文件包含"处理是一个源文件可以将另外一个源文件的全部内容包含进来，即将另外的文件包含到本文件之中。Verilog HDL语言提供了`include命令用来实现"文件包含"的操作。其一般形式为:`include "文件名"图中意思为：在编译的时候，需要对`include命令进行"文件包含"预处理：将File2.v的全部内容复制插入到`include "File2
转载
2024-02-04 11:35:16
44阅读
FPGA前置知识【来自ChatGPT】FPGA作为一种可编程逻辑芯片，主要用于数字电路设计和实现。因此，需要掌握一些与数字电路设计相关的知识和技能，包括：数字电路基础知识：理解二进制、逻辑门、组合逻辑、时序逻辑、时钟、计数器、寄存器等基本概念。Verilog或VHDL语言：这两种硬件描述语言是FPGA设计中最常用的语言，需要掌握它们的语法和特性，能够使用它们进行逻辑设计和仿真。FPGA架构：需要了
