首先，FPGA的SRIO初始化需要配合DSPSRIO初始化同步进行。并且FPGA的SRIO初始化时间要早于DSP的SRIO初始化。所以这就涉及一个同步的问题。需要先运行FPGA的SRIO初始化，然后DSP运行SRIO初始化，两方配合完成SRIO初始化。但是如果纯粹去计算启动时间，每个硬件有所不同，所以可以通过软件来实现同步。通过GPIO来实现。首先开机先启动FPGA程序，DSP延时5s运行。FPG
转载
2023-07-01 17:52:43
97阅读
SRIO的相关介绍和实现1、SRIO简介 SRIO是面向嵌入式系统开发提出的高可靠、高性能、基于包交换的新一代高速互联技术，已于2004年被国际标准化组织(ISO)和国际电工协会(IEC)批准为ISO/IECDIS 18372标准。SRIO则是面向串行背板、DSP和相关串行数据平面连接应用的串行Rapid
转载
2024-02-26 21:19:43
24阅读
当我们去看有关高速串行总线与并行总线相比较的优点，会发现有这么一条描数据的。这里稍微偏题，总结下串行总线相较于...
原创
2022-04-18 17:02:08
1068阅读
RapidIO规范定义了几种事务类型。 每种事务类型执行不同的功
原创
2022-04-18 16:49:11
512阅读
RapidIO规范定义了几种事务类型。 每种事务类型执行不同的功能。 IP核的事务支持是通过Vivado®集成设计环境（IDE）设置的。表3-1列出了已定义的事务
原创
2021-08-20 10:49:01
203阅读
这篇博文的内容主要是一些数据包的格式，包括FPGA SRIO端最重要的逻文的最后，我也附上了他的链接，虽然素未蒙面，但是我真的很感谢他。
原创
2022-04-18 17:01:20
5913阅读
时钟，又见时钟。顺便带上复位。汇总篇：Xilinx平台SRIO介绍（汇总篇）一、IP核时钟PHY（物理层）在两个时钟域上运行:phy_clk：核主要的时钟；gt_pcs_clk：用于串行收发器接口。gt_clk不会被PHY使用，但会被串行收发器接口使用。gt_pcs_clk是gt_clk的速率的一半。按照一般规则，phy_clk等于(gt_clk *操作链路宽度)/4。因此,对于一个运行在2x的核
原创
2023-10-23 22:00:05
1171阅读
SRIO简单应用指南。汇总篇：Xilinx平台SRIO介绍（汇总篇）目录：前言Example Design一堆.v文件看着很不爽怎么办，删掉删掉！使用我们自己的发送/接收模块，两个字：清爽，简单！HELLO格式在讲之前，我们需要回顾两个内容：HELLO格式的包头HELLO格式的发送时序图HELLO格式的包头如下图所示：不需要背诵，查阅就好。但是多写两遍，基本也就记住了。。再来回顾一下HELLO包格
原创
2023-10-23 22:00:48
442阅读
SRIO这种高速串口复杂就复杂在它的协议上，三层协议：逻辑层，传输层以及物理层。数据手册会说这三层协议是干和完成事务（transaction）所必需的信息。传输层提供数据包从端点移动到端点所需的路由信息。...
原创
2022-04-18 16:44:39
265阅读
SRIO这种高速串口复杂就复杂在它的协议上，三层协议：逻辑层，传输层以及物理层。数据手册会说这三层协议是干什么的呢？也就是分工（【FPGA】SRIO IP核系统总览以及端口介绍（一）（User Interfaces 之 I/O Port））：逻辑层定义整体协议和数据包格式。 这是端点启动和完成事务（transaction）所必需的信息。传输层提供数据包从端点移动到端点所需的路由信息。...
原创
2021-08-20 14:20:42
203阅读
使用SRIO IP核必须掌握的基础知识！理解了这篇，剩下的只是代码罢了。汇总篇：Xilinx平台SRIO介绍（汇总篇）目录前言：SRIO 、RapidIO、GT 有什么关系？RapidIO ：上一篇已经介绍过，RapidIO是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。SRIO ：Serial RapidIO，即串行RapidIO；另外还有并行RapidIO。GT ：高速串
原创
2023-10-23 21:59:09
1673阅读
上篇博文：【FPGA】SRIO IP核系统总览以及端口介绍（一）（User Interfaces 之 I/O Port）根据数据手册PG007，介绍到了逻辑层接口的IO口，今天想研究下，这些端口如何使用，结合实际问题来想想这个问题。我们知道I / O端口可以配置为两种样式之一：Condensed I/O or Initiator/Target.我们考虑使用Initiator/Target...
原创
2021-08-20 14:29:00
535阅读
上篇博文：【FPGA】SRIO IP核系统总览以及端口介绍（一）（User Interfaces 之 I/O Port）根据数据手册PG007，介绍到了逻辑层接口的IO口，今天想研究下，这些端口如何使用，结合实际问题来想想这个问题。我们知道I / O端口可以配置为两种样式之一：Condensed I/O or Initiator/Target. 我们考虑使用Initiator/Targe
原创
2022-04-18 16:43:37
679阅读
工业控制接口转换器是为了解决通信设备互联时物理接口和电气接口可能不匹配的问题。RS232/RS485/RS422由于其独特的电器性能，可以可靠地应用于主控计算机之间以及主控计算机与单片机或外设之间形成一个点对多点和点对多点的远程多机通信网络，从而实现多机响应通信。 您的计算机或设备可能只有RS-232端口。如果您想进行有效和可靠的RS-485或RS-422通信，您必须为您的应用选择正确
转载
2024-09-28 09:48:08
103阅读
前言菜鸟到老鸟：会用工具；老鸟到大佬：深入理解原理。——FPGA大叔·沃自己硕得更多内容：子墨祭_FPGA接口篇,通信原理,Verilog-博客一、RapidIO背景介绍 RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、 低引脚数、 基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系
原创
2023-10-23 21:57:53
655阅读
系统总览RapidIO标准分为三层：逻辑，传输和物理。逻辑层定义整体节，例如数据包传输机制，流控制，电气特性和低级错误管理。这种划分提供了将新事务类型添加到逻辑规范的灵活性，而无需修改传输或物理层规范。下图是FPGA...
原创
2022-04-18 16:44:20
1547阅读
