回想起来从开始接触准备安装软件到今天彻底安装完成，基本上有一个星期的时间了，说出去基本上被人笑掉大牙了，中间的过程当然是相当艰辛。 首先是接到任务做一个类似System Generator环境的东西供用户使用（听说老板得知我们项目的思路之后很高兴，
一、下载安装 1. 去官网下载Xilinx_Vivado_SDK_2016.4_0124_1.tar.gz 下载地址：https://china.xilinx.com/support/download.html 需要账户登录； 2. 安装过程中选择用到的器件系列，根据需要选择系列节省空间，这里只用到7系列，如果不明确项目中使用的怎么选参见Xilinx用户向导中器件命名规则，顺便参考下
引言：本系列文章我们介绍下Xilinx公司的ZYNQ SOC软件开发，软件设计采用的硬件平台为Xilinx XC7Z035-2FFG676。通过该系列文章我们学习ZYNQ SOC软件开发的基本流程、MIO使用、EMIO使用以及中断资源的使用等相关入门类知识，同时掌握Xilinx Vivado软件调试相关的方法等。作为本系列开篇文章，本文学习以下内容：ZYNQ-7000 SOC软件开发流程实现ZYN
图：在对设计的芯片进行测试时，经常要用到FPGA，可是里面的仿真工具却不如Modelsim那么好用，且在规模比较大时，ISE在仿真时，软件经常会报告内存限制的问题，此时一般会切换到Modelsim软件中去做仿真，这样便不会出现内存限制的问题，且仿真器也更加好用。 下面以综合后仿真为例，讲一下如何用ModelSim对Xilinx ISE综合后产生的网表进行仿真。 在用Xilinx
转载
2024-07-16 11:31:45
147阅读
FIFO的使用非常广泛，一般用于不同时钟域之间的数据传输，或者用于不同数据宽度之间的数据匹配。在实际的工程应用，可以根据需要自己写FIFO。不考虑资源的情况下，也可以使用Xilinx提供的IP核来完成。 接口类型选择Native，SOC芯片上也可以根据需要选择AXI接口。
选择存储器类型：可以用块RAM、分布式RAM，移位寄存器和内嵌FIFO来实现FIFO。这里主要是block RAM和d
Xilinx约束学习笔记—— 约束方法学1.1 组织约束文件Xilinx 建议将时序约束和物理约束分开保存为两个不同的文件。甚至可以将针对某一个模块的约束单独保存在一个文件中。1.1.1 综合和实现可以使用不同的约束文件 可以使用 USED_IN_SYNTHESIS 和 USED_IN_IMPLEMENTATION 属性指定约束文件是在综合或实现过程中使用。注意：特别是IP、DCP这类使用OOC模
FPGA项目开发之 7 系列 FPGA IDELAY2 / ODELAY2IO 灵活性是FPGA 最大的优点之一。如果我们设计的 PCB 信号走线不完美，IO的灵活性使我们能够对齐进入设备的高速数据，帮助我们摆脱困境。 设备 IO 结构中一个经常被忽视的功能是 IDELAY2 和 ODELAY2 原语。这些原语为开发人员提供了一个由 32 个抽头组成的可编程延迟线，可提供可调节或固定的延迟。 实际
参考文档：pg149-fir-compiler一、FIR compiler IP配置 详细的可参考IP核的用户手册，此处主要记录一下使用过程中不太理解的地方。1、滤波器系数保存方式有两种，Vector和COE FILE。其中注意的是Vector中输入的是十进制数。COE文件按照标准格式保存即可。 本文中使用的是COE文件，主要是方便m
转载
2024-09-12 15:15:09
226阅读
工作在用户体验团队中会经常需要用到一些在线工具。对于UX的世界，不管你是一个新手还是一个经验丰富的老鸟，你都不应该停止寻找一些会让你的工作变得轻松的工具。在这篇文章中，我们为你准备了21款有用户体验设计的相关工具。其中一些工具你可能已经使用过了，但是我们希望通过这篇文章给你带来一些新的感受，我把这些工具分成了三类：用户调查/测试/回馈原型 / 图表协作用户调查/ 测试 / 回馈在开发原型阶段之前，
转载
2024-03-12 14:56:02
72阅读
Android Tools目录介绍
## 1. 什么是Android Tools目录
在Android开发中，Android SDK（Software Development Kit）是必不可少的工具包。Android SDK提供了丰富的开发工具，包括编译器、调试器、模拟器等，帮助开发者完成Android应用的开发、测试和调试。
而Android Tools目录是Android SDK中的一个
原创
2023-12-16 06:18:03
74阅读
/**
* 使用Eclipse的快捷键
*
* Ctrl+Shift+F 快速格式化代码
* Ctrl+1 尽可能的提示代码
* 右击选择Source 可以提示get,set,toString等方法
* Ctrl+/ 行注释的启用和取消
* Ctrl+Shift+/ 代码块注释的启用
* Ctrl+
FPGA是目前全世界应用最广泛数字系统的主流平台之一，其市场前景诱人，但是门槛之高在芯片行业里无出其右。FPGA的生产商目前有4大巨头，而且都在美国。下面分别介绍：1、Xilinx公司（中文：赛灵思） Xilinx是全球领先的可编程逻辑完整解决方案的供应商，也是目前排名第一的FPGA解决方案提供商。真正意义上的第一颗FPGA芯片XC2064为Xilinx所发明，这个时间差不多比著名的摩尔定律
转载
2023-12-21 20:57:15
161阅读
系统时钟概述zynq7000的时钟系统很简单，首先是PS_CLK输入时钟，这是外部33.33333Mhz晶振时钟，直接输入到三路PLL(锁相环)，分别是 ARM PLL、I/O PLL、DDR PLL；ARM PLL给 CPU核心、SCU(用来管理多核通信)、OCM、AXI总线提供时钟；I/O PLL给各类外设包括SDIO、USB、Ethernet等提供时钟；DDR PLL仅用来给DDR2/3提供
转载
2023-07-20 13:20:27
217阅读
XADC实验1、XADC概述Xilinx7系列内部自带一个双通道12位分辨率的高速(1MSPS 1M sample per second)采样速率的模拟混合信号处理模块，双通道的ADC支持单极和差分工作模式，最多支持17路外部模拟输入通道。称为XADC(Xilinx Analog signal Module)，有JTAG和DRP(Dynamic Reconfiguration Port)接口，用于
转载
2024-05-06 09:09:49
198阅读
点赞
作者：桂。时间：2018-05-10 2018-05-10 21:03:44前言主要记录常用的基本模块。Xilinx 常用模块汇总(verilog)【01】Xilinx 常用模块汇总(verilog)【02】一、模块汇总17- 自相关操作xcorr实现思路主要参考：工程应用中的自相关操作，根据推导可以看出，自相关操作涉及的基本操作有：复数相乘、递归【自回
转载
2024-01-24 16:46:53
121阅读
章节描述：介绍如何通过SDK生成设备树，以用于arm-Linux环境。背景开发环境：Windows：Vivado 2018.3Linux ：ubuntu 16.04介绍：Device Tree是一种描述硬件的数据结构，由一系列被命名的结点（node）和属性（property）组成，而结点本身可包含子结点。所谓属性，其实就是成对出现的name和value。在Device Tree中，可描述的信息包括
转载
2024-04-22 15:41:19
152阅读
线框图是每个UX / UI设计人员日常工作的重要组成部分。市场上有大量的线框图工具，它们有望使创建线框变得快速而容易。但是，找到最适合您的设计的产品就像在大海捞针中寻找，找到适合您价格范围的线框图软件可能会给搜索增加
近日，为满足现代数据中心发展需求，赛灵思公司宣布推出一系列全新数据中心产品及解决方案，包括全新 Alveo SmartNIC 系列、smart world （智能世界） AI 视频分析应用、一款能够实现亚微秒级交易的加速算法交易参考设计，以及Xilinx App Store （应用商店）。 从联网和 AI 分析到金融交易，这些当今要求最严苛、最复杂的应用亟需低时延和实时性能。而这一性能水准的实现，
转载
2024-05-12 18:25:06
63阅读
1 导读MIG 是xilinx的memory控制器，功能强大，接口易用。当硬件设计在设计对应的DDR接口时，最好先用MIG去配置一遍DDR的管脚约束、电平约束，从而避免硬件设计好了，实际却无法使用的情况。 需要注意的地方如下： 2 DDR型号根据需求，选定所需的MIG型号
转载
2024-07-04 17:23:40
158阅读
FPGA中的基础逻辑单元--XilinxXilinx FPGA的组成部分Configurable Logic Block (CLB)可编程逻辑块Look-Up Table (LUT)查找表高速算术逻辑分布式存储distributed memory或移位寄存器shift register logic (SRL) abilityBlock Memory存储器DSP数字信号处理器Transceiver
转载
2023-07-30 19:31:57
386阅读
