目录：简介框架资源分配（1）资源分配（2）数据量化（1）数据量化（2）数据读写卷积模块池化、全连接与输出我发现点下面的链接会跳到一个不知道是谁的CSDN下面需要付费下载，这个很迷惑，麻烦自行复制下面的链接。 Github：https://github.com/MasLiang/CNN-On-FPGA 那个不知道是谁的链接： 没有下载不让举报，有办法的朋友麻烦举报一下写在最前面的闲话： 前面我们用了
转载
2023-10-12 13:19:17
125阅读
目录：简介框架资源分配（1）资源分配（2）数据量化（1）数据量化（2）数据读写卷积模块池化、全连接与输出我发现点下面的链接会跳到一个不知道是谁的下面需要下载，这个很迷惑，麻烦自行复制下面的链接。 Github：https://github.com/MasLiang/CNN-On-FPGA 那个不知道是谁的链接： 没有下载不让举报，有办法的朋友麻烦举报一下这一节主要是软件层面的处理。之所
转载
2023-11-27 10:44:49
88阅读
该篇是FPGA数字信号处理的第三篇，选题为DSP系统中极其常用的FIR滤波器。本文将在上一篇“FPGA数字信号处理（二）并行FIR滤波器Verilog设计” 的基础上，继续介绍串行结构FIR滤波器的Verilog HDL设计方法。串行FIR并行FIR使用n/2（借助线性相位FIR滤波器h(n)的对称性）个乘法器同时做乘法，将结果累加作为FIR滤波输出。这样的好处是每个时钟都能完成一次运算，得到一个
转载
2023-12-12 20:39:35
92阅读
这是新的系列教程，在本教程中，我们将介绍使用 FPGA 实现深度学习的技术，深度学习是近年来人工智能领域的热门话题。在本教程中，旨在加深对深度学习和 FPGA 的理解。用 C/C++ 编写深度学习推理代码高级综合 (HLS) 将 C/C++ 代码转换为硬件描述语言FPGA 运行验证在上一篇文章中，我们用C语言实现了一个卷积层，并查看了结果。在本文中，我们将实现其余未实现的层：全连接层、池化层和激活
转载
2023-12-28 22:02:12
168阅读
上一遍写到了，公式，或者是一下关于BP神经网络的内容的语言描述。下面就要开始，进行深度点的分析。 &
转载
2023-07-27 12:41:20
124阅读
目录：简介框架资源分配（1）资源分配（2）数据量化（1）数据量化（2）数据读写卷积模块池化、全连接与输出事先声明，仅用于记录和讨论，有任何问题欢迎批评指正，只是觉得菜的大佬们请绕路，就不用在这里说大实话了，因为本身就是一个粗糙的demo。ISE的v文件在github，由于大家想要vivado工程，我就做了一个，有点大，传到了百度网盘。 提起把项目代码讲解一下的念头主要是源于最近一个同学开始转行做这
转载
2023-09-12 22:17:24
84阅读
我们将问题分解为2部分，来自同步时钟域信号的处理和来自异步时钟域信号的处理。前者要简单许多，所以先讨论前者，再讨论后者。 1.同步时钟域信号的处理 一般来说，在全同步设计中，如果信号来自同一时钟域，各模块的输入不需要寄存。只要满足建立时间，保持时间的约束，可以保证在时钟上升沿到来时，输入信号已经稳定，可以采样得到正确的值。但是如果模块需要使用输入信号的跳变沿(比如帧同步信号)，千万不要直接这样哦
转载
2024-05-07 14:57:38
50阅读
在完成了FIFO的搭建后，我开始了用自己生成的IP Core进行搭建网络。这就需要我们将之前学习的知识串起来，先用Vivado HLS生成我们需要的IP Core，然后再通过Vivado对相关网络进行搭建。一、用vivado HLS生成IP Core大致流程在我前面的博客中已经有介绍，这里我们生成的IP Core能够完成最基本的二维卷积运算，为我们最终的目的——在FPGA上实现卷积神经网络打下基础
转载
2023-12-22 22:20:29
92阅读
现在我们来毕竟方案3和4。
首先他们的共同点是卷积核内部分并行，因此我们从这里开始分析，明确卷积核内部如何部分并行。
首先来看卷积的计算公式：
转载
2023-07-31 17:09:14
806阅读
来个小例子讲述一下，过程。 apf 是0.9 ， af是0.1 为什么用0.9,用0.1 主要是因为1和0.在计算过程中，会有计算隐患（可能遇到0
转载
2023-06-14 20:19:53
421阅读
目录：1. 简介2. 框架3. 资源分配（1）4. 资源分配（2）5. 数据量化（1）6. 数据量化（2）7. 数据读写8. 卷积模块9. 池化、全连接与输出我发现点下面的链接会跳到一个不知道是谁的CSDN下面需要付费下载，这个很迷惑，麻烦自行复制下面的链接。 Github：https://github.com/MasLiang/CNN-On-FPGA 那个不知道是谁的链接： 没有下载不让举报，有
转载
2023-08-09 20:26:26
232阅读
一、引言1.1 轻量化神经网络的硬件部署需求神经网络模型不断革新发展，经历了从浅层神经网络到深度神经网络的重要变革。在追求更好精度的同时，深度神经网络模型层数和参数数量也在不断增加，从而对硬件的计算能力、内存带宽及数据存储等的要求也越来越高. 因此，计算能力强、可并行加速、数据吞吐高的高性能硬件平台对于模型训练和产业应用来说显得尤为重要。轻量级神经网络是在保证模型的精度下对神经网络结构进行压缩、量
转载
2023-07-18 12:57:37
385阅读
刚入门机器学习，跟着一些博主训练了几个卷积神经网络，使用的比较小的数据集，但在CPU训练神经网络的速度可以说是龟速，一个3000多张图片的数据集都要训练十几分钟。 最近我也把自己毕业设计需要的数据集制作完成了，训练集图片数量大概有13w张，验证集差不多2w张，用CPU训练根本是不可实现的。除了更换GPU显卡，我还在网上了解到可以在云平台上租用GPU来训练自己的神经网络，经过几天的摸索，终于
神经网络3，主要是一些用matlab自带函数来完成神经网络的例子。matlab自带的函数，都是经过优化，而且函数的实现过程是被封装好了点。性能也是非常的优良了。可是自己写出来的BP神经网络可能就不能达到那样的效果。要想在FPGA上实现，或者要知道内部的运行情况，还是要自己写才行。
转载
2023-07-31 17:07:26
226阅读
FPGA实现神经网络加速FPGA神经网络
1整体思路采用LeNet-5作为手写数字识别的神经网络，原因：LeNet网络结构比较简单。
1.1 LeNet结构enter description hereenter description hereLeNet共分为7层，分别是：C1，卷积层
S2，池化层
C3，卷积层
S4，池化层
C5，卷积层
F6，全连接层
OUTPUT，全连接层输入图片为尺寸32
转载
2023-06-08 23:47:42
123阅读
1 总体概述为避免闭门造车，找一个不错的开源项目，学习在FPGA上实现CNN，为后续的开发奠定基础1.1 项目链接大佬的开源项目链接： CNN-FPGA 链接跳转界面如下： 大佬的该项目已经发表论文，而且开源工程结构清晰，同时附带了硬件文档，所以对于咱们初学者来说，这个项目很友好发表的论文：硬件文档：1.2 项目介绍用ZYNQ FPGA搭建LeNet-5卷积神经网络(CNN)，实现手写数字识别，数
转载
2023-10-15 09:51:55
204阅读
将深度神经网络算法部署到现实场景（基于FPGA），主要包含两部分的工作，一个是为场景找到合适的算法，训练出满足要求的模型；第2个是将模型定点化后部署在FPGA上运行，主要含以下步骤：准备工作：数据收集及TFrecord制作，数据预处理函数编写。 练习时从kaggle网站上获取带标注数据集；&
转载
2023-07-11 20:35:39
288阅读
目录：简介框架资源分配（1）资源分配（2）数据量化（1）数据量化（2）数据读写卷积模块池化、全连接与输出我发现点下面的链接会跳到一个不知道是谁的CSDN下面需要付费下载，这个很迷惑，麻烦自行复制下面的链接。 Github：https://github.com/MasLiang/CNN-On-FPGA 那个不知道是谁的链接： 没有下载不让举报，有办法的朋友麻烦举报一下池化模块应该是最简单的一个模块了
转载
2023-10-12 12:59:47
210阅读
目录：简介框架资源分配（1）资源分配（2）数据量化（1）数据量化（2）数据读写卷积模块池化、全连接与输出我发现点下面的链接会跳到一个不知道是谁的下面需要下载，这个很迷惑，麻烦自行复制下面的链接。 Github：https://github.com/MasLiang/CNN-On-FPGA 那个不知道是谁的链接： 没有下载不让举报，有办法的朋友麻烦举报一下上一节我们介绍了如何对一个离线模
转载
2023-11-13 11:47:55
179阅读
神经网络的FPGA实现：基础卷积操作(一) RGB三通道 Verilog HDL Xilinx VIVADO conv_pe.v文件在上述链接中`timescale 1ns / 1ps
module conv_layer#(
parameter CHANNEL_IN=3, //输入图像的通道R G B
parameter CHANNEL_OUT=1 //输出图像的通道
)(
input
转载
2023-10-15 13:30:50
161阅读
