手工建立电路板步骤（以某个四层板为例）：（1）file---new---board/board wizard来建立.brd电路板文件。设置名称和保存路径后，要设置绘图区域的大小，setup---drawing size，尺寸单位一般用mil，size选择other（自己定义，可变）。左下角的点坐标为-4000，-4000.整体的长和宽分别是18000和12000mil（电路板的实际尺寸为5400*
目录布局设计查看进度状态AD原理图转cadenceAD封装转cadence导入导出层面颜色设置的方法：重命名元器件序号模块复用模块旋转 布局设计布局设置 执行菜单命令Setup-Application Mode-Placement Edit。（布局模式） 显示设置 执行菜单命令Setup-Design Parameters…将 Display选项卡按下图所示的参数设置。查看进度状态未放置的封装
转载
2024-10-03 14:51:05
0阅读
先对前述文章做个补充： 有的接插件是有机械孔的，这个mechanical hole有讲究，字不重要看图： 需要指明每一层的连接几何尺寸，17.2最高支持32层VIA，所以要问，我就画四层板，中间不应该是两层么，你整这么多层？没问题！用不上的层，自动忽略了。菜鸟初成零零散散的要点：当发现元件封装画错了怎么办？ 打开元件封装，重画。然后 选择你想要的更新的元件封装，单击左下角的refresh按钮就行了
Setup-User Preference-Path-Library设置路径主要设置psmpath和padpathPsmpath设置不正确将导致加载器件失败File-Import-Logic导入网表若用Capture软件生成的选择Designentry CIS勾选Create user-defined properties单击Import Cadence成功则导入了网表PCB Designer：画
一.在使用约束管理器进行设计时，发现如下问题：如上图所示，发现match group群组内relative delay栏中的active和margin中均显示为黄色，达不到查看的目的。进行如下设计即可，如下图所示：选择setup- >constraints->mode,进入analysis modes菜单，如下图所示：选择electrical modes然后选择all on即可，然后进
转载
2024-07-19 08:56:28
133阅读
前言 本篇文章将详细记录allegro中网表导入完毕后，元器件的导入，以及导入中常遇到的问题与解析。 上一篇文章：cadence allegro原理图DRC，生成网表与导入PCB。设置PCB编辑页面大小 在界面中点击prmed图标，如下图所示: 在design界面中可以看到，画布长21000，高17000，画布左下角的坐标是（0,0）。但是原点的坐标也是（0,0）。这样就无法显示原点。
前言
本博文展示的操作基于Cadence 17.4，更早的版本基本操作应是一样的，细节会略有不同，注意照葫芦画瓢。
一. 为什么PCB要位号重排
PCB位号重排的主要目的是方便在电路板调试时查找元器件，重排之后为保持原理图与PCB一致，所以还需要将新位号反标回原理图。
二. 位号重排前的准备
2.1 确认网表是最新的确认当前PCB中使用的网表与原理
转载
2024-06-25 15:22:24
2599阅读
很多刚开始接触这个Allegro软件的同学，就有这样的疑问，我的原理图的网表都已经导入到PCB中了，为什么PCB板上什么都没有呢？元器件、飞线等都没有。其实，只要是网表导入到PCB中，器件都是在后台显示，需要指定元器件封装库，然后手动放置出来，下面我们详细介绍一下操作的办法：第一步，需要检查原理图的网表是否导入成功，执行菜单命令Display，在下拉菜单中选择Status，整个PCB文件的状态，如
转载
2024-04-07 08:58:33
1101阅读
一个学习信号完整性仿真的layout工程师 今天和大家简单介绍Allegro中如何更新PCB封装，在我们导入原理图网表，PCB的封装是必不可少的，但是可能有些为了前期布局评审，有的封装是临时的，那么就需要后续更新正确的封装。下面看下具体的操作步骤吧：第一步：打开Update Modules and Symbols在Allegro的菜单下选择Place命令，点击Update Symbols命令，会弹
1.如何在allegro中取消花焊盘(十字焊盘)
set up->design parameter ->
shape->edit global dynamic shape parameters->Thermal relief connects ->
Thru pins ,Smd pins -> full contact2.allegro 中如何设置等长set
转载
2024-06-30 17:03:48
187阅读
目录1原理图PCB交互操作2飞线处理方式3器件移动、旋转、镜像、对齐3.1移动3.2旋转3.3镜像3.4对齐1原理图PCB交互操作 PCB中的布局需要按模块摆放，在PCB里面不太好分辨器件属于哪个模块，这时候如果在原理图中选中相关模块的器件，PCB中也同时选中，这就可以大大提升抓模块的效率。&nbs
转载
2024-05-30 10:16:07
1516阅读
前言 当pcb板的电气连接绘制完毕后，需要对丝印进行调整。allegro对丝印的调整方式与AD比有较大的的区别，故此记录下来。选择性显示属性层 首先为了方便直观地观察和操作丝印，需要将一些层单独显示出来。 本次示例的电路板只有正面有元器件，当双面有元器件时需要将背面也勾选出来。 Display ->color visibility，显示如下的层管理界面。将所有的显示关掉后，按照如
转载
2024-09-29 23:17:42
212阅读
一.零件建立在Allegro 中, Symbol 有五种, 它们分别是Package Symbol 、Mechanical Symbol、Format Symbol、Shape Symbol、Flash Symbol。每种Symbol 均有一个Symbol Drawing File(符号绘图文件), 后缀名均为*.dra。此绘图文件只供编辑用, 不能给Allegro 数据库调用。Allegro 能
原理图的快捷键快捷键功能快捷键功能快捷键功能i添加元件l添加线名x保存并检查c复制w添加连线S(shift + s)保存m移动W(shift + w)添加粗线u取消上一步M(shift+m)移动（断线）n添加注释U(shift+u)恢复上一步del删除[缩小e进入下一层p添加pin]放大Ctrl + ｅ返回上一层q查看属性f显示全部L(shift+I)添加注释添加库 这里我用的是台积电65nm工艺
使用Allegro中画QUFQFPN48 - 48-leadPCB封装流程 1、打开Allegro 17.2，在菜单栏点击File >> New，然后在弹出的窗口中，设置Drawing Name为QFN48_7x7x05P，点击后面的Browse按钮，选择好保存路径。然后在Drawing Type中下拉选择Package symbol，设置好之后点击OK。2、在菜单栏点击Setup &
一．原理图 1．建立工程 与其他绘图软件一样，OrCAD以Project来管理各种设计文件。点击开始菜单，然后依次是所有程序-- Allegro SPB 15.5–Design Entry CIS，在弹出的Studio Suite Selection对话框中选择第一项OrCAD_Capture_CIS_option with capture，点击Ok进入Capture CIS。接下来是File–N
目录Cadence Allegro 17.4学习记录开始01-原理图Capture CIS 17.4一、创建工程文件夹二、建立原理图工程三、创建元件库绘制元件库符号实例简单的元件，比如AT24C02homogeneous分列元件的分部具有相同属性，比如运放，LM358heterogenous分列元件的分部具有不同属性，比如STM32单片机IC，STM32F405RGT6元件库网址总结四、自带元件
Allegro PCB设计技术提供完整的高速PCB设计环境，能够解决高难度、高复杂性、及PCB制造密切相关的各类问题。这是一种直观的、易于使用的、约束导向型的PCB设计环境，方便用户创建和编辑从简单到复杂的PCB，其广泛的PCB设计功能，可以帮助工程师解决当今设计和制造中存在的各种问题。 AllegroPCBAllegro PCB设计技术提供完整的高速PCB设计环境，能够解决高难度、高复杂性、及
目录1.界面操作快捷键1.放大与缩小:2.水平移动：3.垂直平移：2.元器件的查找与添加 2.1在基本库里的元器件2.2不在基本库里的元器件的查找与添加 3.元器件的放置1.基本放置2.旋转放置3.镜像放置操作4.平移操作5.连线6.元器件之间连接线不断的平移1.界面操作快捷键1.放大与缩小:方法1：Ctrl+滚轮方法2：
转载
2024-06-29 10:31:27
1755阅读
规则设计：Electrical下 clearance:7mil Routing width:7mil-200mil（200随意）即可 routingvia下 0.6mm 0.3mm 12.7mm(随意) 6.3mm 0.762mm 0.381mm1.画的时候GND与DGND要连起来，然后把敷铜网络改好 2.在操作时注意屏幕下方提示的快捷键，help中的快捷方式自动更新，操作时按F1 3. 输入3切
