在以往的IC之间的源同步当中，发送的信号包括数据流信号，以及随着数据流信号同步的时钟信号，时钟信号在低速传输的情况下：1G以下传输，外部的扰动以及时钟抖动不会太影响数据流的恢复，但是如果时钟信号突破了1G甚至更高的情况下，外界环境中比如EMI的各种影响会引起时钟发生抖动，在高速采样恢复的过程中，这就没办法使用该时钟信号恢复数据，这里就用到了高
转载
2024-07-09 11:36:55
141阅读
一、SERDES的作用1.1并行总线接口 在SerDes流行之前,芯片之间的互联通过系统同步或者源同步的并行接口传输数据,图1.1演示了系统和源同步并行接口。 随着接口频率的提高，在系统同步接口方式中,有几个因素限制了有效数据窗口宽度的继续增加。a)、时钟到达两个芯片的传播延时不相等(clock skew)b)、并行数据各个bit的传播延时不相等(data sk
转载
2024-09-03 11:25:33
272阅读
目录芯片简介：功能配置设计高速DAC软件驱动设计芯片简介： AD9122 是一款双通道16位高性能数模转换器(DAC)，在800MSPS工作条件下其无杂散动态范围（SFDR）高达72dBc，最高可提供1200 MSPS采样速率。 高速DAC--AD9122电路原理图 &n
一、DDR2时钟线走线规则a)时钟线包括 MEM_CLKOUT#0、MEM_CLKOUT0、MEM_CLKOUT#1、MEM_CLKOUT1，MEM_CLKOUT#2、MEM_CLKOUT2； MEM_CLKOUT#3、MEM_CLKOUT3、MEM_CLKOUT#4、MEM_CLKOUT4、MEM_CLKOUT#5、MEM_CLKOUT5。b)DDR2时钟线走线规则
高速串行总线的特征对于高速的串行总线来说，一般情况下都是通过数据编码把时钟信息嵌入到传输的数据流里然后在接收端通过时钟恢复把时钟信息提取出来，并且用这个恢复的时钟对数据进行采样。因此时钟恢复电路对于高速串行信号的传输和接收至关重要。CDR电路原理时钟恢复的目的：跟踪发送端的时钟漂移和一部分抖动，以确保正确的数据采样。时钟恢复电路（CLOCK DATA RECOVERY）一般都是通过PLL（PHAS
虽然印制电路板（PCB）布线在高速电路中具有关键的作用，但它往往是电路设计过程的最后几个步骤之一。高速PCB布线有很多方面的问题，关于这个题目已有人撰写了大量的文献。本文主要从实践的角度来探讨高速电路的布线问题。主要目的在于帮助新用户当设计高速电路PCB布线时对需要考虑的多种不同问题引起注意。另一个目的是为已经有一段时间没接触PCB布线的客户提供一种复习资料。由于版面有限，本文不可能详细地论述所有
大家都知道理做PCB板就是把设计好的原理图变成一块实实在在的PCB电路板,请别小看这一过程,有很多原理上行得通的东西在工程中却难以实现,或是别人能实现的东西另一些人却实现不了,因此说做一块PCB板不难,但要做好一块PCB板却不是一件容易的事情。今天就由捷配小编为你讲解关于，高速布线经验 分享 1、3点以上连线，尽量让线依次通过各点，便于测试，线尽量短 2、引脚之间尽量不要放线，特别是集电路引脚
俗话说“授之鱼不如授之以渔”，看到这边有人要资料有人送资料的，其实论坛不更应该是一个交流的空间么？那就让找资料更有效率一点，让大家花更多时间来交流吧。言归正传，写这篇文章主要想介绍Xilinx各种资料的找法、分类方法和什么问题该看哪些资料。限于经验，难免有错漏，希望大家指出错误并继续补充。一、软件Xilinx的软件主要是ISE, EDK, ChipScope Pro, System Generat
背景：现在的市面上有着许许多多的自动布线软件可以选择，算法也愈发精准，在部分场合还是可以节省不少时间的。但是在对信号完整性要求极高的场合，自动布线的算法还是存在着许多缺陷，因此我们必须重视人工走线。每一根线都是经过工程师的深思熟虑，合理取舍得出来的结果，把它们看成是艺术的线条也不为过。 下面我将继续通过图例的方式来和大家深度解读。示例1PCB板内不能出现直角走线，直角走线会导
最近发现自己对时钟的各种关系不是很清晰，所以在这里初步的顺一下。以STM32F4为例，大概都差不多。STM32F4有5个时钟源，分别是HSI、HSE、LSI、LSE、PLL。从名字上看出HSI和HSE是高速时钟源，HSI是高速内部时钟源，HSE是高速外部时钟源，同样的LSI是低速内部时钟源，LSE是低速内部时钟源。外部时钟源就是从外面接晶振获取的时钟源。然后就说说每个时钟源的大概频率和作用位置。L
转载
2024-05-17 15:01:57
105阅读
一个优秀的Layout，一块好的板子，并不是随便布线连同就可以实现电路要求的，凡事都得谨慎，此处别处摘要，讲述SDRAM类高速器件布线规则： 如果你没有信号完整性的知识和对传输线的认识，恐怕你很难看懂，如果你看不懂，那么请按这样一个通用的基本法则做： （1）DDR和主控芯片尽量靠近（2）高速约束中设置所有信号、时钟线等长(最多允许50mils的冗余)，所有信号、时钟线长度不超
实时信号处理平台不仅对系统的数据处理能力提出了很高的要求，同时对数据传输速度的要求也很高。只有同时保证这两方面的能力，才能得到可靠的实时信号处理平台。本信号处理板卡中 FPGA 和 DSP 之间通过 SRIO 接口进行数据传输，DSP 与上位机之间通过千兆以太网相连进行通信，这两者都属于高速串行接口，并都采用了 SERDES 技术。下面对 SERDES 技术进行分析，并对本板卡中高速串行接口的原理
转载
2024-09-25 17:19:43
90阅读
1.速率达到或超过100Mb/s的以太网称为高速以太网； 2.100BASE-T 以太网**100BASE-T是在双绞线上传送100Mb/s基带信号的星型拓扑以太网，仍使用IEEE802.3的CSMA/CD 协议，它又称为快速以太网；其代号为，IEEE802.3u；**100BASE-T可使用交换式集线器提供很好的服务质量，可在全双工方式下工作而无冲突发生；快速以太网使用的MAC帧格式仍
此篇文章深入浅出介绍了关于高速串行收发器的几个重要概念和注意事项，为方便知识点复习总结和后续查阅特此，标题及链接为：xilinx 高速收发器Serdes深入研究 - 博客 ...
转载
2021-11-25 15:15:04
1694阅读
此篇文章深入浅出介绍了关于高速串行收发器的几个重要概念和注意事项，为方便知识点复习总结和后续查阅特此转载，原文标题及链接为：xilinx 高速收发器Serdes深入研究 - 博客 ...
转载
2022-01-15 16:32:12
609阅读
本文介绍一些Serdes的通用结构
原创
2022-02-05 13:36:36
434阅读
本文介绍一些Serdes的通用结构
原创
2021-08-20 14:17:25
1270阅读
有时，需要移动的数据量超出一个串行链路所能容纳的范围。在这些情况下，并行使用多个链路来传输数据。完成此操作后，输入流必须对齐。此过程通常称为通道绑定
原创
2021-08-20 14:18:58
520阅读
有时，需要移动的数据量超出一个串行链路所能容纳的范围。在这些情况下，并行使用多个链路来传输数据。完成此操作后，输入流必须对齐。此过程通常称为通道绑定
原创
2022-02-09 17:25:50
787阅读
空闲符号或序列是另一个重要的数据包概念。每当没有信息要发送时，就会发送这个符号。连续传输数据可以确保链路保持对齐，PLL保持恢复的时钟锁定。
原创
2022-04-12 14:56:33
695阅读
