写在最前头：还在慢慢的更新补充，后面会加入必要的图示说明。
TIPS：常用AD快捷键总结，单身手速宝典。
快捷键JC--在原理图查询器件JC是直接跳转到指定的器件。
快捷键TC--在PCB界面使用可以交互器件定位到原理图的器件是TC。
快捷键VF--可以将PCB板子的视图拉到屏幕中心。
学习完毕以后可以达到一个怎么样的水准？
1、课程全程实战操作，能够帮助你 Altium Designer 20 的常用的基本操作
2、卡点式教学，能够让你掌握高速 PCB 设计的的详细设计流程
3、通过叠层了解 2 层、4 层或者多层 PCB 设计的区别
4、模块布局设计思路，能辅助你建立系统化的布局思维，从容应对难搞的设计！
5、结合实际的生产来给你讲解，把常用的生产参数融入到 PCB 设计规则！
6、掌握 ActiveRoute 自动布线辅助，提高你的设计效率
7、掌握 X-signal 在拓扑结构等长中的应用，创建符合等长规范的蛇形线
话不多说直接来：
第一部分： 原理图部分
1.0原理图分析
对于设计的原理图，要看一下每个模块的划分，和每个模块的模块的电路要有初步的认识和把握。区分出来重要的部分，比如电源树的部分，SDRAM，DDR，FLASH，还有一些不同接口的部分，进行划分。
2.0工程文件的编译检查反馈
对于工程文件在“工程选项”设置里面要设置一个常用规则的检查。一般情况下设置4种类型:1.器件位号的重复、2.网络悬浮（netlabel，电源端口）3.单端网络、4.其他（根据自己的需要）为致命错误，进行反复确认即可。
第二部分：PCB预处理部分
3.0原理图导入PCB以及错误分析
原理图中每一个元器件都要设置给它一个具体的封装，这样才能将原理图和PCB联系起来。一般常见的错误有：没有封装的类型，没有对应的管脚。解决的办法就是：检查器件的封装，看看是不是真的有缺失，有封装名称对不上的情况，检查封装的管脚号是否能够对应原理图。
tips:如果那个将原理图导入PCB时器件导入失败，出现报错：灾难性故障。就将原理图文件用19版本以下的AD软件打开，然后在原理图界面使用快捷键TVR将器件的ID号重新设置即可。在使用高版本的AD将工程文件打开，随即在导入PCB文件中去。
4.0缺失的PCB封装的处理及3D封装的添加方式
去嘉立创查找封装下载，去IC封装网查找封装下载。真的找不到了，在自己去画封装：一般一个完整的封装有5大要素：焊盘，管脚号，阻焊，丝印，一号管脚标识。
5.0在PCB中导入有关CAD的板框文件以及定位我们的板框
直接导入CAD文件即可，然后按照板框的外形，绘制我们的PCB板框。
6.0布局布线区域设置以及结构器件定位
在导入板框以后，我们要进行在KEEPOUT层进行一样的板框的拷贝，设置禁布区。板框的线和KEEPOUT层的轮廓线的大小一般选择5MIL。随后要进行整个板子布线区域的设置，在线路层绘制板框，选中以后描绘外形，将内缩的线一般距离改为20mil改到keepout层设置为我们的禁布区域。随后将板子的结构器件进定位的放置，圆形的器件采用坐标复制的方法，其他的器件采用抓取器件的顶点进行对齐放置的方法，将结构器件全部放置好了以后，将这些固定的位置的器件全部继续位置锁定。
第三部分：PCB布局部分
7.0交互式模块抓取的设置
在设置里面的“导航”里面一定要打开交互式的选项。就这一小点，注意到了，就好啦。
8.0模块化及PCB的预布局分析
利用排列功能，还有交互式的功能，将原理图按照模块进行划分和处理，并且按照结构的固定位置优先将结构部分相关的电路定下来，就可以确定主控IC的位置，然后就可以大致将电路进行模块化的整体摆放。TIP：我们看飞线的时候可以提前创建一个PWR CLASS 然后将电源进行分类。随后隐藏有关电源部分的飞线 ，只留下信号流向的飞线。帮助我们判断模块因该摆放的位置；TD规则检查，只留下电气性能的规则检查，其余的全部关闭；器件位号的大小设置成10mil、2mil并且一律放置到器件的中心位置。
9.0核心最小系统 DSP-SDRAM-FLASH 及拓扑结构分析
布局整体按照顺时针或者逆时针的原则进行布局，首先布局最重要的部分，对于高速电路来说就是SDRAM与FLASH的部分，在布局的时候要进行SDRAM拓扑结构的选择，是进行走菊花链或者T点拓扑，要进行考虑(一般来说，确定使用什么具体的拓扑及结构，要是DDR的data sheet 说明支持读写平衡、或者电路的结构是FLASH+SDRAM的一般都支持菊花链，也可以参考一些经过了软件仿真的DEMO案例，参考前辈使用的是菊花链或者是T点的拓扑结构来进行选择)。布局的时候按照先大后小的原则，先将大的器件摆进去，再按照信号的主次顺序将主要信号的周边小器件进行摆放，最后将模块里面所有的器件全部塞进去。可以在其他的机械层画线框出范围帮助我们做整体的布局。布局是需要不断的调整的。根据信号的流向和情况做出调整。
tips1：关于SDRAM的数据线+数据掩码都是点对点的，只有地址线+控制线的连接是要选择拓扑结构的。
tips2：FLASH+SDRAM的结构拓扑选择一般是使用菊花链拓扑结构。
tips3: 一般的2片SDRAM的布局，空间足够的情况下，与cpu放置在同一层，空间不够的情况下，采用顶底对贴的方式。
tips4：CPU与SDRAM采用对称式布局。距离控制采用对应模块的点对点的方式。
tips5：具体的距离控制：没有排阻的情况下：600~800mil。
有排阻的情况下：800~1000mil。(优先选择长一点的，方便绕线)。
10.0基于CPLD的模块布局
1.先大后小,定位器件的方向。
2.在局部模块化，继续先大后小。
3.就近原则，结合飞线，结合原理图。
4.优化调整，对齐等间距，美观度，布局松散度，均匀布局。
11.0基于视频输出模块的布局
特别注意：VGA是传输红、绿、蓝模拟信号以及同步信号（水平和垂直信号），是模拟信号！！！
最重要的就是要保证模拟信号的传输质量。所以对于VGA输出的3路颜色模拟信号，采用一字型布局，和原理图一一对应。以便减少模拟信号的传输距离，保障其传输的质量。
1.视频输出一字型布局，让走线最短。
2.局部模块化，基于原理图，做对齐。
3.就近原则，滤波电容，上下拉电阻。
12.0 RJ45网口模块的布局
1.注意变压器到RJ45网口的距离要尽量的短。
2.变压器到PHY芯片的距离也要尽量的端。
3.网口变压器涉及到数字地和外壳大地的隔离和区分。
4.结构原理图，滤波电容，上下拉电阻，一律遵循就近原则，进行摆放。
13.0基于视频输入模块的布局
1.视频输入一字型布局，让走线最短。
2.局部模块化，基于原理图，做对齐。
3.就近原则，滤波电容，上下拉电阻。
14.0电源模块的布局
首先判断电源电流的流向，打开飞线，判断出电流的顺序。对每个电源进行模块化，首先摆放输入输出回路上的器件。在进行反馈回路的摆放。关于DCDC的核心就是一字型流向或者L型流向即可。
1.找出电源从哪里来，到哪里去--分析电源树。
2.关于DCDC优先摆放每一路DCDC的输入输出主干道上的器件。摆放完毕以后再用先大后小的原则去摆放匹配的电阻容器件。在这些匹配的电阻容中，优先摆放反馈支路的电阻电容。
3.优化调整，对齐等间距，美观度，布局松散度，均匀布局。
15.0DSP外围电路布局，布局整体优化及布局优化。
DSP主控边上的电路布局，还是先大后小，就近原则去摆放器件。关于布局的优化：简单点讲，就是摆好看，整理下布局，摆放均匀。总体再看2个流向，一个是电源流向，一个是信号流向。tip：关于DSP的外围电路的电源滤波电容最后在进行摆放。滤波电容的摆放，需要在扇孔以后。
第四部分：叠层设置，规则设置
16.0叠层设置，规则设置
关于叠层的考虑，到底用几层板，是4层板，还是6层板,又或者更多层板子的考虑?是要看有没有BGA封装的器件，看看BGA的深度才可以进行考虑。特别的系统的叠层因素的考虑，可以去看下面的网址的视频介绍（感谢凡亿教育免费推广视频的大力支持）：https://www.fanyedu.com/course/109.html
关于规则的设置，主要是单端走线的线宽和线距，差分线的线宽线距的规则的制定。有关走线的阻抗控制：可以使用SI9000进行阻抗的计算，选择合适的模型即可。关于SI9000的使用教程，可以去看下面的网址的视频介绍（感谢凡亿教育免费推广视频的大力支持）：
1.叠层：四层的叠层结构，负片的概念，正片的概念，内缩（一般而言GND内缩20mil，PWR内缩60mil），名称命名。
2.设置间距规则，基于生产参数。一般而言的等级是4、5、6mil。
3.设置线宽规则，基于生产参数。一般而言的等级是4、5、6mil。
4.设置过孔的大小，基于生产参数。一般而言过孔的孔径大小是8、10、12mil，过孔的盘的大小对应的是16、20、24mil。
5.计算叠层需要用到的阻抗信息，一般而言单端线都是50ohm。差分线中只有USB是90ohm，其余的差分线都是100ohm。使用软件SI9000.来计算。
6.关于铜皮的连接方式：负片采用全连接，正片采用十字连接（手工焊接）或者全连接（回流焊）都可以，具体看向使用的场合。反焊盘的间距设置到7~9mil。阻焊单边外扩设置到2.5mil。丝印到丝印的距离可以进行设置，也可以不设置。丝印到阻焊的间距可以进行设置也可以不设置。一般来说有一个要求：保证丝印不上阻焊即可。
7.关于差分线的添加使用凡亿PCB联盟上面的小工具脚本进行下载使用。
第五部分：对PCB模块的扇孔处理
17.0对PCB模块的扇孔处理
这里的扇孔只有几点要注意的地方：
- 关于BGA的扇孔的部分使用自动扇孔，快捷键UFO。主要是信号线的线宽设置，电源线的线宽设置，过孔大小的正确合适以后进行扇孔就可以了。
- 关于变压器到网口部分的走线除了差分线一律改为20mil的走线。
- 关于使用电感进行地平面的跨接，在快捷的两个地平面需要加入合适的地过孔。
- 关于VGA模块的走线是模拟的信号线，走线需要加粗，一般而言到12mil。
- 关于模拟信号线的部分，有空间的情况下，最好实施包地的处理。
- 晶振电路是属于干扰源，需要远离模拟信号，在具有模拟信号线和晶振电路都需要保证其质量的情况下。优先确保模拟信号的走线部分，晶振电路远离干扰源。
- 晶振电路在可以的情况下最好进行包地的处理。
第六部分：PCB的走线部分
这里的重要性，我只能说特别特别的重要，各位，坚持一下，加油。虽然繁琐内容多，但是可以做完的。
18.0核心-SDRAM-FLASH模块的走线
关于最核心的部分的走线，也是PCB设计当中最先去解决的难点问题，尤其需要解决注意以下的几点问题。
1.在解决具有SDRAM or DDR类型的内存的布线时，一定要有将有关SDRAM or DDR 芯片的走线进行分类分层的概念。
一般而言的走线的分类，具有3种：数据线，时钟线+控制线，电源线。
2.数据线里面又可以进行分类，按照8位数据线外加数据掩码进行分类。进行数据线的分组管理。按照同组同层的要求去一小把一小把的解决走线的问题。将复杂的问题简单化。在分好数据组的同时，开始考虑如何分配每一把线走哪一层的问题。将线分给不同的层。终极目的就是用合适的层数，把线走完。
3.数据线一般都是点对点的，在分组解决一小把的数据线时，需要做的事为：将走线从BGA里面进行引出，要是不好引出的就采取挪动过孔，合并过孔的方式。将地方腾出来，方便将走线进行引出。引出以后采用总线拉线的方式，一并走线，随后直接全部先连上。在根据线的交叉情况，合理的进行线序的调整。
19.0 FLASH-CPLD的部分的走线
其实这个部分的走线还是依据最核心部分的拓扑结构来决定的。一般的具有--DDR，SDRAM，FLASH，的电路，这些都是最核心的部分，优先解决这些部件相关的互联就可以。
20.0 BGA放置滤波电容的处理
一般的放置BGA的滤波电容因该在布线开始之前，这里因为疏忽遗漏所以才在核心部分的走线完成以后在进行这样的操作和添加。问题也不是太大，但是在往后的设计当中希望大家依旧按照正确的顺序进行滤波电容的放置。放置BGA的滤波电容的时候，优先放置小容量的滤波电容。然后再放置大容量的滤波电容。BGA的焊盘有四个辐射的方向，在放置电容时在4个辐射的方向上，进行滤波电容的均匀放置即可。关键词：均匀放置！
21.0 视频，网口模块的布线
1.打开视频模块部分、网口模块部分的飞线。
2.关闭电源CLASS的飞线。
3.分析飞线的流向，首先进行布线轨迹的规划。
4.采取总线方式的布线，首先将对应的走线优先选择从BGA里面进行拉出，而后采取总线布线的方式使用快捷键UM，将对应部分的总线拉到预先规划的轨迹上面。然后进行连接。最后解决交叉的问题。
22.0 其余杂乱的飞线的处理
1.根据飞线的流线，将部分流向的杂线一并进行拉出，拉到预先的布线轨迹上面，再采取总线布线的方式。使用快捷键UM将线进行拉到预先设置的轨迹上面，然后进行直接连接。最后解决走线交叉的问题。
23.0 电源平面的分割处理
1.首先解决电源层GND网络的问题，将一层负片层全部设置成GND网络。
2.解决不同的电源网络的问题。首先解决最复杂的电源层网络的问题，解决的办法有将电源层进行分割，直接在信号层将电源网络连上。
24.0 DSP-SDRAM 数据线的等长
1.数据线采取8个信号线为一组，并且算上这组信号的数据掩码。一并9个信号线为一小组，小组信号线之间进行等长处理。数据线的等长要控制在正负50mil，也就是公差设置为100mil，最大的长度与最小的长度控制在100mil的范围内。数据线是点对点的，没有拓扑结构，直接在规则设置里面设置高速线的长度匹配规则就可以了。在做数据线等长的时候需要严格的保持数据线之间的距离满足3W的规则。
Tips：等长之前将最长的线想办法缩短，然后等长的时候，将最短的那根线挑出来先做等长，防止到最后没有空间去保证最短的线做等长。
25.0 DSP-SDRAM-FLASH地址线的等长
地址线、控制线、时钟线要控制在正负100mil ，也就是公差设置为200mil，最大的长度与最小的长度控制在200mil的范围以内。在做数据线等长的时候尽量在空间在足够的情况下满足3W的规则，要是空间狭小，实在没有办法的情况下，满足2.5W也是可以的。地址线的等长需要按照拓扑结构去进行分析，菊花链的拓扑结构的情况下，地址线的等长需要满足的要求是：
首先DSP-1SDRAM-2SDRAM-FlASH，相邻的两个之间器件之间的走线做等长。即DSP-1SDRAM之间的地址线做等长，1SDRAM-2SDRAM之间的地址线做等长，2SDRAM-FLASH之间的地址线做等长。地址线的长度计算为：相邻的2个器件之间的焊盘-焊盘的距离的长度。怎么使用AD工具统计出焊盘-焊盘之间的距离长度呢，使用AD工具Xsignal 对要进行处理的线分析处理。
Tips：等长之前将最长的线想办法缩短，然后等长的时候，将最短的那根线挑出来先做等长，防止到最后没有空间去保证最短的线做等长。
26.0 PCB布线优化
布线的优化，采取分层的处理，一层一层的去优化之前的只保障了走线线序的走线，调整好他们之间的距离。采用一个方向就可以了，顺时针或者逆时针的去优化走线。并且需要保证时钟线和复位线拉开一定的距离，不要靠得太近。
布线优化也是修线，其实没有什么技术含量。主要的工作是：将线与线之间的距离调整好，调节美观，减小线之间包围的环路面积。
在空间允许的情况下，可以选择使用2.5W的间距。将这些线的距离进行拉开，也可以使信号线之间的相互干扰减小，使板子的质量更加的好。
27.0 基于PCB布线的DRC检查
DRC检查十分的重要，最重要的就是将开路，短路，间距的问题的解决掉，可以打开规则检查设置，将需要检查的东西逐步的勾选，一个个的去解决对应的问题。在DRC检查的过程中，出现覆铜的修改的剪裁的告警的提示，可以对整个PCB板运行，整版重新覆铜，就可以进行DRC的检查。
28.0 整版铺设地铜与地过孔的添加
关于覆铜的问题：为什么需要覆铜？
答：一般覆铜有几个方面的原因。1、EMC，对于大面积的地或电源覆铜，会起到屏蔽的作用，有些特殊地，如PGND起到防护的作用。2、PCB工艺要求，一般为了保证电镀效果，或者层压不变型，需要对于布线较少的PCB板层覆铜。3、信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。当然还有散热，特殊器件安装要求覆铜等等原因。
采用4层板设计的产品中，为什么有些是双面铺地的有些不是呢？
答：铺地的作用有几个方面的考虑：1、屏蔽；2、散热；3、加固；4、PCB工艺加工的需要。所以不管几层板铺地，首先要看它的主要原因。这里我们主要讨论高速的问题，所以说主要是屏蔽作用。表面铺地对EMC有好处，但是铺铜要尽量完整，避免出现孤岛地。一般如果表层器件布线较多很难保证铜箔的完整，还会带来内层信号跨分割问题。所以建议表层器件或者走线多的板子，不铺铜！
覆铜完以后，还要添加缝合地过孔。目的是：让地平面可以充分的连接。让地回路在打孔换层的时候可以连续。
29.0 丝印调整，文本logo添加，装配PDF输出，DXF文件输出
丝印位号的大小
5mil/25mil 密度较大
6mil/30mil 密度适中
10/60mil 密度较小
调整丝印的时候，按L打开单层显示，只打开单层丝印层与阻焊层，进行调整。唯一的注意点，丝印不能上阻焊。调整丝印的时候，只调整2个反向，要么正向要么转向90°，不要再出现第三个方向，因为这样会给装配人员带来不方便，设计电路板的时候，也要考虑到生产，装配，维修的问题。
添加板子的名称，版本号，与设计者，公司的LOGO，最终的板子的发出去的板子的工程文件的命名也可以使用板子的版本号去命名，这样的话，方便根据不同的板子进行发板，返单的操作。
可以输出装配层，装配图，使用智能PDF文件。
可以输出DXF文件。选择2004的低版本，高版本可能有些工程师打不开。
30.0 光绘gerber文件的设置与输出
gerber文件的输出；这些项目的输出文件可以使用输出管理来进行一起的配置，以后的变更输出就可以执行一件输出与发布。
31.0 生产资料与PCB板厂的对接
整理生产资料就可以啦，然后发给你喜欢的板厂。
可以分成几个文件夹：贴片文件，板厂文件，采购文件，结构文件，工程文件。
含有BGA封装的板子，在生产的时候，可以选择沉金处理。
32.总结：
1.PCB设计整个流程思路，知道第一步做什么，第二步做什么，再做什么...
2.这些操作用到了哪些操作，把这些操作罗列出来。
3.布局 要有模块化的思维，拎得清电路的信号流向，电源流向，局部模块化怎么做 局部模块的布局要点，搞得清楚，综合布局 ，性能和美化并存。
4.总线布线法--忽略DRC进行拉线-拉线之后进行换孔，调线， 调顺 ，这个过程可以加快我们的布线速度。
5.布线调顺之后，规则带入，满足3W，满足等长要求，等长误差。
6.等长里面又分类为点到点的等长、多点拓扑结构的等长，使用class X-signal 功能
7.整体的布线优化
8.电源与GND的处理 平面分割 分割我们的电源 ，GND回流孔的添加，DRC的处理。
9.丝印的调整，装配图，GerBer文件的输出与整理。
10.所有文件的整理分类，理清楚和各个方面对接的资料。
